

UM321xD 用户手册

版本: V1.3.1



UNICMICRO

广芯微电子

广芯微电子（广州）股份有限公司

<http://www.unicmicro.com/>

条款协议

本文档的所有部分，其著作权归广芯微电子（广州）股份有限公司（以下简称广芯微电子）所有，未经广芯微电子授权许可，任何个人及组织不得复制、转载、仿制本文档的全部或部分组件。本文档没有任何形式的担保、立场表达或其他暗示，若有任何因本文档或其中提及的产品所有资讯所引起的直接或间接损失，广芯微电子及所属员工恕不为其担保任何责任。除此以外，本文档所提到的产品规格及资讯仅供参考，内容亦会随时更新，恕不另行通知。

1. 本文档中所记载的关于电路、软件和其他相关信息仅用于说明半导体产品的操作和应用实例。用户如在设备设计中应用本文档中的电路、软件和相关信息，请自行负责。对于用户或第三方因使用上述电路、软件或信息而遭受的任何损失，广芯微电子不承担任何责任。
2. 在准备本文档所记载的信息的过程中，广芯微电子已尽量做到合理注意，但是，广芯微电子并不保证这些信息都是准确无误的。用户因本文档中所记载的信息的错误或遗漏而遭受的任何损失，广芯微电子不承担任何责任。
3. 对于因使用本文档中的广芯微电子产品或技术信息而造成的侵权行为或因此而侵犯第三方的专利、版权或其他知识产权的行为，广芯微电子不承担任何责任。本文档所记载的内容不应视为对广芯微电子或其他人所有的专利、版权或其他知识产权作出任何明示、默示或其它方式的许可及授权。
4. 使用本文档中记载的广芯微电子产品时，应在广芯微电子指定的范围内，特别是在最大额定值、电源工作电压范围、热辐射特性、安装条件以及其他产品特性的范围内使用。对于在上述指定范围之外使用广芯微电子产品而产生的故障或损失，广芯微电子不承担任何责任。
5. 虽然广芯微电子一直致力于提高广芯微电子产品的质量和可靠性，但是，半导体产品有其自身的具体特性，如一定的故障发生率以及在某些使用条件下会发生故障等。此外，广芯微电子产品均未进行防辐射设计。所以请采取安全保护措施，以避免当广芯微电子产品在发生故障而造成火灾时导致人身事故、伤害或损害的事故。例如进行软硬件安全设计（包括但不限于冗余设计、防火控制以及故障预防等）、适当的老化处理或其他适当的措施等。

目录

1	系统概述	1
1.1	主要特点	1
1.2	功能框图	3
1.3	电源框图	4
2	处理器	5
2.1	概述	5
2.2	主要特性	5
2.3	功能框图	6
2.4	内核寄存器组	6
3	系统配置(SCU)	7
3.1	地址映射	7
3.2	时钟框图	8
3.3	时钟选择	8
3.4	复位源	9
3.4.1	内部 POR 上电复位、PDR 掉电复位、BOR 欠压复位	10
3.4.2	外部 RESETN 复位	10
3.4.3	LOCKUP 硬件复位	10
3.4.4	LVD 复位	10
3.4.5	WDT 独立看门狗复位	10
3.4.6	WWDT 复位	10
3.4.7	SYSRESETREQ 软件复位	10
3.4.8	模块复位	10
3.5	低功耗模式	11
3.5.1	Sleep 模式	12
3.5.2	Deepsleep 模式	12
3.5.3	Stop 模式	13
3.6	系统寄存器	13
3.6.1	系统控制寄存器 0/SYSCTRL0	14
3.6.2	系统控制寄存器 1/SYSCTRL1	15
3.6.3	系统控制保护寄存器/SYSCTRL_PROTECT	17
3.6.4	时钟控制寄存器/CLK_CTRL	17
3.6.5	外围模块时钟控制寄存器/PERI_CLKEN	18
3.6.6	复位标识寄存器/RESET_FLAG	20
3.6.7	外围模块复位控制寄存器/PERI_RESET	21
3.6.8	外部复位滤波控制寄存器/EXT_RESET_CTRL	22
3.6.9	端口 PA 功能配置寄存器/PA_SEL	23
3.6.10	端口 PB 功能配置寄存器/PB_SEL	24
3.6.11	端口 PC 功能配置寄存器/PC_SEL	26
3.6.12	端口 PD 功能配置寄存器/PD_SEL	28
3.6.13	端口数模配置寄存器/PAD_ADS	30
3.6.14	端口驱动能力配置寄存器/PAD_DR	32
3.6.15	端口上拉配置寄存器/PAD_PU	34
3.6.16	IO 控制保护寄存器/IOCTRL_PROTECT	36
3.6.17	电压检测配置寄存器/VDT_CFG	36
3.6.18	外部复位端口选择寄存器/EXTRST_SEL	37
3.6.19	低功耗模式配置状态寄存器/LPMODE_CFGS	38
3.6.20	REMAP 寄存器/REMAP_ADDR	39

3.6.21	中断向量地址重映射寄存器/VECTOR_OFFSET	39
3.6.22	随机数控制寄存器/RNG_CR	39
3.6.23	随机数种子寄存器/RNG_SEED	39
3.6.24	随机数数据寄存器/RNG_DATA	40
3.6.25	保留寄存器 0/Reserved0	40
3.6.26	保留寄存器 1/Reserved1	40
4	EFC	41
4.1	概述	41
4.2	主要特性	41
4.3	功能描述	41
4.3.1	Flash 控制器	41
4.3.2	寄存器控制	42
4.3.3	存储器地址映射	42
4.4	寄存器描述	42
4.4.1	控制寄存器/EFC_CTRL	42
4.4.2	时序寄存器/EFC_TIME	43
4.4.3	安全操作寄存器/EFC_SEC	43
4.4.4	状态寄存器/EFC_STATUS	44
4.4.5	中断状态寄存器/EFC_INT_STATUS	44
4.4.6	中断使能寄存器/EFC_INT_EN	45
4.4.7	低功耗控制寄存器/EFC_LPCR	46
4.4.8	最后操作地址寄存器/EFC_ADDR_REC	46
4.5	使用流程	46
4.5.1	时序设定	46
4.5.2	单次编程	47
4.5.3	连续编程	47
4.5.4	页擦除	47
4.5.5	批量擦除	47
4.6	FLASH 安全控制	47
4.6.1	用户选项区的控制	47
4.6.2	SWD 的控制	48
4.6.3	擦除用户选项区操作	49
5	NVIC	50
5.1	概述	50
5.2	主要特性	50
5.3	中断源	50
6	UART0/1/2/3	52
6.1	概述	52
6.2	主要特性	52
6.3	功能描述	52
6.3.1	可配置任意波特率	52
6.3.2	UART 发送模式	53
6.3.3	UART 接收模式	53
6.3.4	接收 FIFO	53
6.4	寄存器描述	53
6.4.1	中断状态寄存器/UART_ISR	54
6.4.2	中断使能寄存器/UART_IER	54
6.4.3	控制寄存器/UART_CR	55
6.4.4	发送数据寄存器/UART_TDR	55
6.4.5	接收数据寄存器/UART_RDR	56

6.4.6	波特率参数低位寄存器/UART_BRPL.....	56
6.4.7	波特率参数高位寄存器/UART_BRPH.....	56
6.5	使用流程.....	56
6.5.1	串口的发送和接收.....	56
6.5.2	串口初始化.....	57
6.5.3	串口发送字节.....	57
6.5.4	串口接收字节.....	57
7	SPI0/1.....	58
7.1	概述.....	58
7.2	主要特性.....	58
7.3	功能描述.....	58
7.3.1	时钟相位 CPHA=0.....	58
7.3.2	时钟相位 CPHA=1.....	59
7.3.3	从器件 SSN.....	59
7.4	寄存器描述.....	60
7.4.1	SPI 配置寄存器/SPICR.....	60
7.4.2	SPI 主模式控制寄存器 0/SPICS0.....	61
7.4.3	SPI 主模式控制寄存器 1/SPICS1.....	62
7.4.4	SPI 过程控制寄存器/SPIOPCR.....	63
7.4.5	SPI 中断控制寄存器/SPIIE.....	64
7.4.6	SPI 中断标志寄存器/SPIIF.....	65
7.4.7	SPI 发送缓存寄存器/SPITXBUF.....	66
7.4.8	SPI 接收缓存寄存器/SPIRXBUF.....	66
7.4.9	SPI DMA 接收设置寄存器/DMA_SPIRX_LEV.....	66
7.4.10	SPI DMA 发送设置寄存器/DMA_SPITX_LEV.....	66
7.5	使用流程.....	67
7.5.1	SPI 引脚搭配方式.....	67
7.5.2	主从机连接关系.....	68
7.5.3	初始化程序.....	68
7.5.4	发送流程.....	69
7.5.5	接收流程.....	69
7.5.6	SPI DMA 发送流程.....	70
7.5.7	SPI DMA 接收流程.....	70
8	I2C0/1.....	71
8.1	概述.....	71
8.2	主要特性.....	71
8.3	功能描述.....	71
8.3.1	I2C 主机模式.....	71
8.3.2	I2C 从机模式.....	71
8.3.3	广播地址.....	72
8.3.4	自动时钟延长.....	72
8.3.5	自动 ACK.....	72
8.3.6	数据 FIFO.....	72
8.4	寄存器描述.....	72
8.4.1	控制寄存器/I2C_CTRL.....	73
8.4.2	数据寄存器/I2C_DATA.....	74
8.4.3	地址寄存器/I2C_ADDR.....	74
8.4.4	状态寄存器/I2C_STATUS.....	74
8.4.5	命令寄存器/I2C_CMD.....	75
8.4.6	中断使能寄存器/I2C_INTEN.....	76

8.4.7	设置寄存器/I2C_SETUP	77
8.5	协议描述	78
8.5.1	I2C 通信协议（7 位寻址）	78
8.5.2	I2C 通信协议（10 位寻址）	80
8.6	使用流程	81
8.6.1	初始化程序	81
8.6.2	主机发送功能	81
8.6.3	主机接收功能	81
8.6.4	从机接收功能	82
8.6.5	从机发送功能	82
9	DMA	83
9.1	概述	83
9.2	主要特性	83
9.3	寄存器描述	83
9.3.1	通道源传送地址寄存器/DMA_SRC_ADDR_Cx	84
9.3.2	通道目的传送地址寄存器/DMA_DST_ADDR_Cx	84
9.3.3	通道控制信息寄存器/DMA_CH_CTRL_Cx	84
9.3.4	通道传送状态寄存器/DMA_CH_STS_Cx	85
9.3.5	DMA 控制器使能寄存器/DMAC_EN	86
9.3.6	DMA 软复位寄存器/DMA_SOFT_RESET	86
9.3.7	DMA 中断指示寄存器/DMA_INT_STATUS	86
9.3.8	DMA 中断屏蔽寄存器/DMA_INT_MASK	86
9.3.9	DMA 外设请求寄存器/DMA_PER_REQ	87
9.4	使用流程	87
10	高级定时器 TIM0	88
10.1	概述	88
10.2	主要特性	88
10.3	功能描述	88
10.3.1	定时单元	88
10.3.2	定时器工作模式	90
10.3.3	重复计数器	97
10.3.4	Preload 寄存器	98
10.3.5	计数器工作时钟	98
10.3.6	捕捉/比较通道	103
10.3.7	输入捕捉模式	105
10.3.8	软件 Force 输出	106
10.3.9	输出比较模式	106
10.3.10	PWM 输出	107
10.3.11	互补输出和死区插入	108
10.3.12	刹车功能	109
10.3.13	6-step PWM 输出	110
10.3.14	单脉冲输出	111
10.3.15	外部事件清除 OCxREF	113
10.3.16	编码器接口模式	113
10.3.17	TIM 从机模式	114
10.3.18	DMA 访问	117
10.3.19	DMA Burst	118
10.3.20	输入异或功能	119
10.3.21	Debug 模式	119
10.4	寄存器描述	119

10.4.1	控制寄存器 1/TIM0_CR1.....	120
10.4.2	控制寄存器 2/TIM0_CR2.....	121
10.4.3	从机模式控制寄存器/TIM0_SMCR.....	122
10.4.4	DMA 和中断使能寄存器/TIM0_DIER.....	124
10.4.5	状态寄存器/TIM0_SR.....	126
10.4.6	事件产生寄存器/TIM0_EGR.....	127
10.4.7	捕捉/比较模式寄存器 1/TIM0_CCMR1.....	127
10.4.8	捕捉/比较模式寄存器 2/TIM0_CCMR2.....	130
10.4.9	捕捉/比较使能寄存器/TIM0_CCER.....	132
10.4.10	计数器寄存器/TIM0_CNT.....	133
10.4.11	预分频寄存器/TIM0_PSC.....	134
10.4.12	自动重载寄存器/TIM0_ARR.....	134
10.4.13	重复计数寄存器/TIM0_RCR.....	134
10.4.14	捕捉/比较寄存器 1/TIM0_CCR1.....	134
10.4.15	捕捉/比较寄存器 2/TIM0_CCR2.....	135
10.4.16	捕捉/比较寄存器 3/TIM0_CCR3.....	135
10.4.17	捕捉/比较寄存器 4/TIM0_CCR4.....	135
10.4.18	刹车和死区控制寄存器/TIM0_BDTR.....	135
10.4.19	DMA 控制寄存器/TIM0_DCR.....	137
10.4.20	DMA 访问寄存器/TIM0_DMAR.....	137
10.5	使用流程.....	138
10.5.1	定时计数模式.....	138
10.5.2	PWM 模式.....	138
10.5.3	输入捕捉模式.....	139
10.5.4	互补输出和死区插入.....	139
10.5.5	刹车功能.....	140
10.5.6	编码器接口模式.....	140
10.5.7	DMA 模式.....	141
11	通用定时器 TIM1/2/3.....	142
11.1	概述.....	142
11.2	主要特性.....	142
11.3	功能描述.....	142
11.3.1	定时单元.....	142
11.3.2	定时器工作模式.....	144
11.3.3	Preload 寄存器.....	147
11.3.4	计数器工作时钟.....	147
11.3.5	捕捉/比较通道.....	148
11.3.6	输入捕捉模式.....	149
11.3.7	软件 Force 输出.....	149
11.3.8	输出比较模式.....	150
11.3.9	PWM 输出.....	150
11.3.10	Debug 模式.....	151
11.4	寄存器描述.....	151
11.4.1	TIM 控制寄存器 1/TIM_CR1.....	152
11.4.2	TIM DMA 和中断使能寄存器/TIM_DIER.....	152
11.4.3	TIM 状态寄存器/TIM_SR.....	153
11.4.4	TIM 事件产生寄存器/TIM_EGR.....	154
11.4.5	TIM 捕捉/比较模式寄存器 1/TIM_CCMR1.....	154
11.4.6	TIM 捕捉/比较使能寄存器/TIM_CCER.....	156
11.4.7	TIM 计数寄存器/TIM_CNT.....	157

11.4.8	TIM 预分频寄存器/TIM_PSC.....	157
11.4.9	TIM 自动重载寄存器/TIM_ARR.....	157
11.4.10	TIM 捕捉/比较寄存器 1/TIM_CCR 1.....	157
11.5	使用说明.....	158
11.5.1	计数器模式.....	158
11.5.2	输入捕获模式.....	158
11.5.3	PWM 模式.....	158
11.5.4	互补输出和死区插入.....	159
11.6	使用流程.....	159
11.6.1	普通定时器.....	159
11.6.2	PWM 输出.....	160
11.6.3	输入捕获.....	160
12	LPTIMER.....	161
12.1	概述.....	161
12.2	主要特性.....	161
12.3	功能描述.....	161
12.3.1	普通定时器.....	161
12.3.2	Trigger 脉冲触发计数.....	161
12.3.3	外部异步脉冲计数.....	162
12.3.4	Timeout 模式.....	162
12.3.5	计数模式.....	162
12.3.6	外部触发的超时唤醒.....	162
12.3.7	16-bit PWM.....	162
12.4	寄存器描述.....	162
12.4.1	配置寄存器/LPTM_CFG.....	163
12.4.2	计数值寄存器/LPTM_CNT.....	164
12.4.3	比较值寄存器/LPTM_CMP.....	164
12.4.4	目标值寄存器/LPTM_TARGET.....	164
12.4.5	中断使能寄存器/LPTM_IE.....	165
12.4.6	中断标志寄存器/LPTM_IF.....	165
12.4.7	控制寄存器/LPTM_CTRL.....	165
12.5	使用流程.....	166
12.5.1	普通定时器.....	166
12.5.2	PWM 输出.....	166
12.5.3	Trigger 脉冲触发计数模式.....	166
12.5.4	外部异步脉冲计数模式.....	167
12.5.5	Timeout 模式.....	167
13	GPIO.....	168
13.1	概述.....	168
13.2	主要特性.....	168
13.3	寄存器描述.....	168
13.3.1	数据方向寄存器/GPIO_DIR.....	168
13.3.2	输出置位寄存器/GPIO_SET.....	169
13.3.3	输出清零寄存器/GPIO_CLR.....	169
13.3.4	输出数据寄存器/GPIO_ODATA.....	169
13.3.5	输入数据寄存器/GPIO_IDATA.....	170
13.3.6	中断使能寄存器/GPIO_IEN.....	170
13.3.7	中断触发模式寄存器/GPIO_IS.....	170
13.3.8	中断边沿触发设置寄存器/GPIO_IBE.....	170
13.3.9	中断高低电平触发设置寄存器/GPIO_IEV.....	171

13.3.10	中断清除寄存器/GPIO_IC	171
13.3.11	原始中断状态寄存器/GPIO_RIS.....	171
13.3.12	屏蔽后中断状态寄存器/GPIO_MIS.....	171
13.4	使用流程	172
13.4.1	输出模式	172
13.4.2	输入模式	172
13.4.3	中断触发模式.....	172
13.4.4	清除中断	172
14	CRC.....	173
14.1	概述.....	173
14.2	主要特性	173
14.3	寄存器描述.....	173
14.3.1	数据寄存器/CRC_DATA	173
14.3.2	初始值寄存器/CRC_INIT.....	174
14.3.3	控制寄存器/CRC_CTRL.....	174
14.4	使用流程	174
15	WDT	175
15.1	概述.....	175
15.2	主要特性	175
15.3	寄存器描述.....	175
15.3.1	装载寄存器/WDT_LOAD	175
15.3.2	计数寄存器/WDT_CNT.....	176
15.3.3	控制寄存器/WDT_CTRL.....	176
15.3.4	清除寄存器/WDT_CLR.....	176
15.3.5	中断原始状态寄存器/WDT_INTRAW	176
15.3.6	中断状态寄存器/WDT_MINTS	176
15.3.7	计数暂停使能寄存器/WDT_STALL.....	177
15.3.8	计数锁存寄存器/WDT_LOCK.....	177
15.4	使用流程	177
15.4.1	定时器配置	177
15.4.2	喂狗流程配置.....	177
16	WWDT.....	179
16.1	概述.....	179
16.2	主要特性	179
16.3	功能描述	179
16.4	寄存器描述.....	180
16.4.1	控制寄存器/WWDT_CTRL.....	181
16.4.2	配置寄存器/WWDT_CFG.....	181
16.4.3	计数寄存器/WWDT_CNT	181
16.4.4	中断使能寄存器/WWDT_IE.....	181
16.4.5	中断标志寄存器/WWDT_IF	182
16.4.6	PCLK 预分频计数寄存器/DIV_CNT.....	182
16.5	使用流程	182
16.5.1	定时器配置	182
16.5.2	喂狗流程配置.....	182
17	ADC.....	183
17.1	概述.....	183
17.2	主要特性	183
17.3	寄存器描述.....	183
17.3.1	模拟电路控制寄存器/ADC_ANCTRL	184

17.3.2	数字电路控制寄存器/ADC_DGCTRL	184
17.3.3	时钟控制寄存器/ADC_CLKCTRL	185
17.3.4	多次平均设置寄存器/ADC_CHAVGCFG	186
17.3.5	常规序列通道设置寄存器/ADC_RGLCHCFG	187
17.3.6	通道 0 数据寄存器/ADC_CHDAT0	187
17.3.7	通道 1 数据寄存器/ADC_CHDAT1	188
17.3.8	通道 2 数据寄存器/ADC_CHDAT2	188
17.3.9	通道 3 数据寄存器/ADC_CHDAT3	189
17.3.10	通道 5 数据寄存器/ADC_CHDAT5	189
17.3.11	通道 6 数据寄存器/ADC_CHDAT6	189
17.3.12	通道 7 数据寄存器/ADC_CHDAT7	190
17.3.13	通道数据影子寄存器/ADC_SHADAT	190
17.3.14	接收器 FIFO 数据寄存器/ADC_FIFOOUT	190
17.3.15	看门狗使能寄存器/ADC_WDGEN	190
17.3.16	看门狗比较条件寄存器/ADC_WDGCOND	191
17.3.17	当前状态寄存器/ADC_STAT	191
17.3.18	中断状态/清除寄存器/ADC_INTSTAT	192
17.3.19	中断使能寄存器/ADC_INTEN	193
17.3.20	生效中断状态影子寄存器/ADC_MINTSTAT	193
17.4	功能描述	194
17.4.1	采样控制器有限状态机	194
17.4.2	常规序列单次扫描模式	194
17.5	使用流程	194
17.5.1	单次扫描模式	194
17.5.2	ADC 使用 DMA 传输	195
17.5.3	模拟看门狗	196
18	SysTick	198
18.1	概述	198
18.2	寄存器描述	198
18.2.1	控制和状态寄存器/SYS_CSR	198
18.2.2	重载值寄存器/SYS_RVR	199
18.2.3	当前值寄存器/SYS_CVR	199
18.3	使用流程	199
19	Cache	200
19.1	概述	200
19.2	主要特点	200
19.3	寄存器描述	200
19.3.1	控制寄存器/CACHE_CACR	200
19.4	使用流程	201
20	版本维护	202

图目录

图 1-1: 芯片功能框图.....	3
图 1-2: 电源框图.....	4
图 2-1: Cortex-M0+处理器功能框图.....	6
图 2-2: Cortex-M0+的寄存器组.....	6
图 3-1: 时钟模块框图.....	8
图 7-1: SPI 数据/时钟时序图 (CPHA=0)	59
图 7-2: SPI 数据/时钟时序图 (CPHA=1)	59
图 7-3: SPI SSN 时序图 (CPHA=0)	59
图 7-4: SPI SSN 时序图 (CPHA=1)	60
图 7-5: 主-从连接关系图.....	68
图 8-1: 主机写数据到从机	78
图 8-2: 主机在从机中读出数据	79
图 8-3: I2C 通信复合格式	79
图 8-4: 主机写数据到从机	80
图 8-5: 主机在从机中读出数据	80
图 10-1: 预分频从 1 变为 2 的波形.....	89
图 10-2: 预分频从 1 变为 4 的波形.....	90
图 10-3: 向上计数波形, 内部时钟不分频	91
图 10-4: 向上计数波形, 内部时钟 2 分频	91
图 10-5: ARPE=0 (TIM_ARR 没有预装载) 时的更新事件.....	92
图 10-6: ARPE=1 (TIM_ARR 预装载) 时的更新事件	92
图 10-7: 向下计数, 内部时钟不分频.....	93
图 10-8: 向下计数, 内部时钟 2 分频.....	94
图 10-9: 向下计数, 内部时钟 2 分频.....	94
图 10-10: 向下计数, 不使用重复计数时的更新事件.....	95
图 10-11: 中心对齐计数器时序图, TIM_PCS=0, TIM_ARR=0x6	96
图 10-12: 计数器时序图, ARPE=1 时的更新事件(计数器下溢)	96
图 10-13: 计数器时序图, ARPE=1 时的更新事件(计数器溢出)	97
图 10-14: 不同模式下更新速率的例子, 及 TIM_RCR 的寄存器设置.....	98
图 10-15: 内部时钟源模式, 时钟分频因子为 1	99
图 10-16: 外部时钟连接例子	99
图 10-17: 外部时钟模式 1 下的时序.....	100
图 10-18: 外部时钟模式 1 下的时序	101
图 10-19: 外部触发输入框图	101
图 10-20: 外部时钟模式 2 下的时序 1	102
图 10-21: 外部时钟模式 2 下的时序	103
图 10-22: 捕获/比较通道(通道 1 输入部分)	103
图 10-23: 捕获/比较通道 1 的主电路	104
图 10-24: 捕获/比较通道的输出部分(通道 1 至 3).....	104
图 10-25: 捕获/比较通道的输出部分(通道 4).....	104
图 10-26: PWM 输入捕获模式时序	105
图 10-27: 输出比较模式, 翻转 OC1	107
图 10-28: 边沿对齐的 PWM 波形(ARR=7).....	107
图 10-29: 中央对齐的 PWM 波形(APR=7).....	108
图 10-30: 带死区插入的互补输出	109
图 10-31: 死区波形延迟大于负脉冲	109
图 10-32: 死区波形延迟大于正脉冲	109
图 10-33: 响应刹车的输出.....	110
图 10-34: 产生六步 PWM, 使用 COM 的例子(OSSR=1).....	111

图 10-35: 单脉冲模式的例子	112
图 10-36: ETR 信号清除 TIM 的 OCxREF	113
图 10-37: 编码器模式下的计数器操作实例	114
图 10-38: 复位模式下的时序	115
图 10-39: 门控模式下的时序	116
图 10-40: 触发器模式下的时序	116
图 10-41: 外部时钟模式 2 和触发模式下的时序	117
图 11-1: 预分频从 1 变为 2 的波	143
图 11-2: 预分频从 1 变为 4 的波形	144
图 11-3: 向上计数波形, 内部时钟不分频	145
图 11-4: 向上计数波形, 内部时钟 2 分频	145
图 11-5: ARPE=0 (TIM_ARR 没有预装载) 时的更新事件	146
图 11-6: ARPE=1 (TIM_ARR 预装载) 时的更新事件	146
图 11-7: 内部时钟源模式, 时钟分频因子为 1	147
图 11-8: 捕获/比较通道(通道 1 输入部分)	148
图 11-9: 捕获/比较通道 1 的主电路	148
图 11-10: 捕获/比较通道的输出部分	149
图 11-11: 输出比较模式, 翻转 OC1	150
图 11-12: 边沿对齐的 PWM 波形(ARR=7)	151
图 11-13: PWM 向上计数时序图	159
图 16-1: WWDT 计数器刷新时序图	180
图 17-1: 采样控制器有限状态机图	194
图 19-1: Cache 在系统中的位置图	200

表目录

表 3-1: 模块地址划分.....	7
表 3-2: 系统时钟选择.....	9
表 3-3: 系统复位源.....	9
表 3-4: 低功耗模式.....	11
表 3-5: 系统寄存器列表.....	13
表 4-1: 储存器地址映射表.....	42
表 4-2: EFC 寄存器列表.....	42
表 4-3: Read wait cycle 与频率的关系.....	43
表 4-4: 部分地址特殊功能表.....	48
表 5-1: 中断源.....	50
表 6-1: UART 寄存器列表.....	53
表 7-1: SPI 寄存器列表.....	60
表 7-2: SPI 两种引脚搭配方式.....	67
表 8-1: I2C 寄存器列表.....	72
表 9-1: DMA 寄存器列表.....	83
表 10-1: encoder interface 计数方式.....	113
表 10-2: DMA 访问计数方式.....	117
表 10-3: TIM0 寄存器列表.....	119
表 11-1: TIM1/2/3 寄存器列表.....	151
表 12-1: LPTimer 寄存器列表.....	163
表 13-1: GPIO 寄存器列表.....	168
表 14-1: CRC 寄存器列表.....	173
表 15-1: WDT 寄存器列表.....	175
表 16-1: WWDT 寄存器列表.....	180
表 17-1: ADC 寄存器列表.....	183
表 18-1: SysTick 寄存器列表.....	198
表 19-1: Cache 寄存器列表.....	200

1 系统概述

UM321xD 是广芯微电子（广州）股份有限公司研制的基于 ARM Cortex-M0+内核的高性能、低功耗、宽电压工作范围的 32 位 IoT 处理器 SoC 芯片系列，工作频率最高可达到 96MHz。依据行业应用场景的具体应用需求，芯片系统采用了独特的低功耗设计技术，内部集成多路 UART、SPI、I2C 等通用外围通信接口以及 WDT、LPTIMER 等多种低功耗模块，多达 11 路的 PWM 输出，支持死区互补和刹车功能，12bit 1M 采样率的 ADC 具有高整合度、高抗干扰、高可靠性和超低功耗等技术特点。内置 ROOSC，可支持免晶振应用。支持 Keil MDK 集成开发环境，支持 C 语言和汇编语言进行软件开发。

典型应用场景：

- 工业物联网应用
- 智能交通，智慧城市，智能家居
- 智能门锁，资产追踪、无线监控等智能传感器终端应用
- 电池供电应用

1.1 主要特点

- **低功耗电源管理系统**
 - 15 μ A @3.0V DeepSleep+LPTIMER 模式，系统时钟停止，32KHz 低速时钟运行，IO、SRAM 以及寄存器数据保持
 - 39 μ A/MHz @3.0V @96MHz，Active 模式
 - 集成 LPTimer、WDT 等低功耗模块
 - 内置 ROOSC/LDO/POR/PDR/BOR/LVD，可免晶振/LDO/复位电路
- **处理器**
 - 32 位 ARM Cortex-M0+
 - 两级流水线，系统最高主频 96MHz
 - 单周期硬件乘法器
 - 2KB 指令 Cache，支持 0 等待周期取指
 - 指令效率 1.11 DMIPS/MHz @Dhrystone@48MHz
- **存储器**
 - 8KB SRAM
 - 32KB eFlash

- **GPIO 通用输入/输出端口**
 - 最大 28 个通用输入/输出管脚
 - 支持边沿/电平触发中断
 - 12/8mA 两档驱动能力可配置
- **时钟**
 - 外部时钟输入 1 ~ 48MHz
 - 内部高速时钟 96MHz
 - 内部低速时钟 32KHz
- **定时器**
 - 1 个 16 位高级 TIM0，7 路 PWM 输出（3 对死区互补），刹车功能，4 路输入捕获和输出比较
 - 3 个 16 位通用 TIM，3 路 PWM 输出，支持输入捕获
 - 1 个 16 位低功耗 LPTIMER，支持 PWM 输出
 - 1 个 32 位低功耗看门狗 WDT，可复位/中断
 - 1 个 10 位窗口看门狗 WWDT
- **通信接口**
 - 4 路 UART 串口
 - 2 路通用的 SPI 接口（最高速率支持 24Mbps）
 - 2 路 I2C 接口（最高速率支持 1Mbps）
- 4 路 DMA 通道，支持 SRAM/SPI/I2C/TIMER0/eFlash 之间的数据搬运
- **模拟外设**
 - 12bit 1M 采样率的 SAR ADC，7 个外部模拟输入通道，支持 DMA
 - 低电压检测 LVD，可监控电源电压
 - 低压/掉电复位 BOR/PDR，防死机设计
- 防抄板设计，防止 eFlash 中程序被盗取
- CRC16 数据校验算法硬件加速
- HRNG 硬件真随机数发生器
- 128 位全球唯一芯片序列号 ID
- **主要电气参数**
 - 工作电压：1.65 ~ 3.6V
 - 工作温度：-40 ~ 105°C

- ESD 防护：6KV (HBM)
- 开发支持
 - 内置 Boot 引导程序，支持 UART 下载，支持 ISP 和 IAP 应用程序更新
 - JTAG->SWD 模式在线调试/下载
 - 完整 SDK 开发包、EVB 硬件开发套件
 - 离线烧录器和量产工具支持

1.2 功能框图




图 1-1：芯片功能框图

1.3 电源框图




图 1-2: 电源框图

注意：每组电源都需要一个去耦电容，去耦电容尽量靠近相应电源管脚。

2 处理器

2.1 概述

Cortex™ M0+处理器是 32 位的两级流水线 RISC 处理器，内嵌 AMBA-Lite 接口和嵌套向量中断控制器（NVIC）。具有硬件调试功能，可以执行 Thumb 指令，并与其它 Cortex-M 系列兼容。处理器运算能力达到 1.11Drystone MIPS/MHz。同时加入多项全新设计，改进调试和追踪能力、减少每条指令循环（IPC）数量和改进 Flash 访问的两级流水线等，更纳入了节能降耗技术。Cortex M0+ 处理器全面支持已整合 Keil & IAR 调试器。

2.2 主要特性

- ARMv6 M Thumb
- Thumb/Thumb 2 技术
- ARMv6 M 兼容 24 位 SysTick 定时器
- 32 位硬件乘法器
- 系统接口支持小端（little-endian）数据访问
- 准确而及时的中断处理能力
- 加载、存储多个数据和多周期乘法指令可被终止然后重新开始从而实现快速中断处理
- C 应用程序二进制接口的异常兼容模式（C-ABI）。ARMv6 M 的模式允许用户使用纯 C 函数实现中断处理
- 使用中断唤醒（WFI）与事件唤醒（WFE）指令进入低功耗的休眠模式，或者从中断退出休眠模式

2.3 功能框图




图 2-1: Cortex-M0+处理器功能框图

2.4 内核寄存器组

Cortex-M0+处理器寄存器组如下图:




图 2-2: Cortex-M0+的寄存器组

3 系统配置(SCU)

3.1 地址映射

表 3-1: 模块地址划分

模块名	模块地址	大小
FLASH	0x0000_0000—0x0000_7FFF	32kBytes
SRAM0	0x2000_0000—0x2000_17FF	6kBytes
SRAM1	0x2000_1800—0x2000_1FFF	2kBytes
CACHE(DATA)	0x2000_2000—0x2000_27FF	2kBytes
CACHE(TAG)	0x2000_2800—0x2000_2BFF	1kBytes
CACHE(REG)	0x2000_2C00—0x2000_2FFF	1kBytes
UART0	0x4000_0000—0x4000_03FF	1kBytes
SPI0	0x4000_0800—0x4000_0BFF	1kBytes
SPI1	0x4000_0C00—0x4000_0FFF	1kBytes
LPTIMER	0x4000_1000—0x4000_13FF	1kBytes
CRC	0x4000_1800—0x4000_1BFF	1kBytes
ADC	0x4000_1C00—0x4000_1FFF	1kBytes
SYSREG(SCU)	0x4000_2000—0x4000_23FF	1kBytes
WDT	0x4000_2400—0x4000_27FF	1kBytes
WWDT	0x4000_2800—0x4000_2BFF	1kBytes
UART1	0x4000_3000—0x4000_33FF	1kBytes
UART2	0x4000_3400—0x4000_37FF	1kBytes
UART3	0x4000_3800—0x4000_3BFF	1kBytes
I2C1	0x4000_3C00—0x4000_3FFF	1kBytes
GPIOA	0x4000_4000—0x4000_43FF	1kBytes
GPIOB	0x4000_4400—0x4000_47FF	1kBytes
GPIOC	0x4000_4800—0x4000_4BFF	1kBytes
GPIOD	0x4000_4C00—0x4000_4FFF	1kBytes
I2C0	0x4000_5000—0x4000_53FF	1kBytes
TIM0	0x4000_6000—0x4000_63FF	1kBytes
TIM1	0x4000_6400—0x4000_67FF	1kBytes
TIM2	0x4000_6800—0x4000_6BFF	1Kbytes
TIM3	0x4000_6C00—0x4000_6FFF	1kBytes
DMA	0x4002_0000—0x4002_0FFF	4kBytes

3.2 时钟框图




图 3-1：时钟模块框图

3.3 时钟选择

芯片共有 3 个系统时钟源：

1. 96MHz 高精度内部时钟 RCH，作为系统时钟源。
2. 1M~48MHz 的外部输入时钟 EXT_CLK，作为系统时钟源。
3. 32KHz 的内部时钟 RCL，作为低功耗时钟，可作为系统时钟源。

根据工作模式不同，采用不同时钟方案，通过配置系统控制寄存器 0 (SYSCTRL0) [14:12]位 CLK_SEL, CLK_SEL_HF 和 CLK_SEL_LF 来选择系统时钟的来源。关系如下表所示：

表 3-2: 系统时钟选择

CLK_SEL	CLK_SEL_HF	系统时钟来源
0	0	RCH
0	1	EXT_CLK
CLK_SEL	CLK_SEL_LF	系统时钟来源
1	X	RCL

3.4 复位源

芯片有多个复位源，包括：

- POR 上电复位
- PDR 掉电复位
- BOR 欠压复位
- LVD 低电压检测复位
- 外部 RESETN 管脚复位
- WDT 独立看门狗复位
- WWDT 窗口看门狗复位
- Cortex-M0+ SYSRESETREQ 软件复位
- Cortex-M0+ LOCKUP 硬件复位

每个复位信号都可以让 CPU 重新运行，绝大多数寄存器会被复位到复位值，程序计数器 PC 指针会被复位指向地址 0x00000000。

具体复位源如下表所示：

表 3-3: 系统复位源

复位源	描述
内部模拟 POR 上电复位和 PDR 掉电复位	复位所有
内部 BOR 欠压复位	复位所有（除复位标识寄存器 RESET_FLAG 和电压检测配置寄存器 VDT_CFG 外）
外部 RESETN 管脚复位	复位除 CPU DEBUG 逻辑外的所有
LVD 低电压检测复位	复位除 EFC 和电压检测配置寄存器 VDT_CFG 以外的其它逻辑
LOCKUP 硬件复位	复位除 EFC 以外的其它逻辑
WDT 独立看门狗复位	
WWDT 窗口看门狗复位	
SYSRESETREQ 软件复位	
各模块复位	复位对应 IP 模块

3.4.1 内部 POR 上电复位、PDR 掉电复位、BOR 欠压复位

POR、PDR 无条件复位整个芯片，BOR 复位除复位标识寄存器 RESET_FLAG 和电压检测配置寄存器 VDT_CFG 外整个芯片。

3.4.2 外部 RESETN 复位

外部复位 RESETN 复位除 CPU DEBUG 逻辑外的整个芯片。在 RESETN 复位状态时，芯片可以连接 SWD 接口。RESETN 管脚在上电完成后默认作为外部复位，可以通过软件关闭外部复位功能。

3.4.3 LOCKUP 硬件复位

当系统连续发生两次 HardFault 时，CPU 会进入 LOCKUP 状态，系统会产生 LOCKUP 复位。LOCKUP 复位除 EFC 外的其它逻辑。

3.4.4 LVD 复位

LVD 复位除 EFC 和电压检测配置寄存器 VDT_CFG 以外的其它逻辑。

3.4.5 WDT 独立看门狗复位

WDR 独立看门狗复位除 EFC 以外其他逻辑。

当软件未能有效阻止超时事件时，看门狗定时器复位。该复位仅发生在软件无法正常执行，可能破坏数据时。在 CPU 处于 HALT 状态时，WDT 停止计数，不会产生复位信号。

3.4.6 WWDT 复位

复位除 EFC 以外的其它逻辑

3.4.7 SYSRESETREQ 软件复位

此复位由系统产生。系统可以通过写软复位重启，但不复位 EFC 控制器。

3.4.8 模块复位

模块软件复位，通过软件复位各数字模块。

3.5 低功耗模式

芯片除正常工作模式外，为了降低芯片的电流消耗，提供三种低功耗模式：睡眠（Sleep）模式、深度睡眠（Deepsleep）模式和停止（Stop）模式。

在睡眠模式下，CM0+停止工作，保留中断处理功能。其它外设等模块时钟和复位可由软件设置。休眠模式由 M0+特定指令 WFI / WFE 进入，唤醒由中断触发。

深度睡眠模式是睡眠模式的升级，在此模式下，CM0+停止运行，高速时钟停止运行，低功耗功能模块（LPTIMER、WDT）可以运行。深度休眠模式要先设置 CM0+内部的 SCR 寄存器的 SLEEPDEEP 功能位，然后由 M0+特定指令 WFI / WFE 进入，唤醒由中断触发。

停止模式下，高速时钟和低速时钟均停止运行，系统无任何运行的时钟，一切外围模块均停止运行。上电复位信号有效，IO 状态保持，IO 中断有效，所有寄存器，RAM 和 CPU 数据保存状态时的功耗；停止模式要先设置 SYSREG 模块中 LPMODE_CFGS 寄存器的 STOPMODE_SEL 功能位和 CM0+内部的 SCR 寄存器的 SLEEPDEEP 功能位，然后由 M0+特定指令 WFI / WFE 进入，唤醒只能通过 GPIO 电平唤醒或者通过 LPTIMER 外部异步脉冲计数产生中断唤醒。

详细的描述如下表所示：

表 3-4：低功耗模式

模式	模式描述	进入条件	退出条件
Sleep	CPU 大部分休眠（包括 NVIC），WIC 不休眠；软件可关闭各模块时钟。	<ol style="list-style-type: none"> 1. 根据需要，关闭各外设模块时钟，仅留下需要监测中断事件的模块。 2. 执行 WFI/WFE 指令。 	<ol style="list-style-type: none"> 1. CM0+检测到中断或事件发生。 2. 进入中断服务程序清中断并返回。 3. 继续执行后续指令。
Deepsleep	CPU 大部分休眠（包括 NVIC），WIC 不休眠；高速时钟源关闭，低速时钟 RCL 源运行	<ol style="list-style-type: none"> 1. 根据需要，关闭各外设模块时钟，仅留下需要监测中断事件的模块。 2. 设置 CM0+内部的 SCR 寄存器的 SLEEPDEEP 比特位。 3. 执行 WFI/WFE 指令。 	<ol style="list-style-type: none"> 1. 外部 IO 管脚中断或者 LPTIMER 中断，或者 WDT 中断发生。 2. 进入中断服务程序清中断并返回。 3. 继续执行后续指令。
Stop	关闭系统所有时钟	<ol style="list-style-type: none"> 1. 根据需要，设置 IO 唤醒或者 LPTimer 唤醒的条件。 2. 设置 CM0+内部的 SCR 寄存器的 SLEEPDEEP 比特位。 3. 设置 SYSREG 中 LPMODE_CFGS 寄存器的 STOPMODE_SEL 功能位。 4. 执行 WFI/WFE 指令。 	<ol style="list-style-type: none"> 1. 外部 IO 管脚中断唤醒事件到来或者 LPTIMER 外部异步脉冲计数中断发生。 2. 进入中断服务程序清中断并返回。 3. 继续执行后续指令。

低功耗模式的进入和唤醒条件阐述如下：

- Sleep, Deepsleep, Stop 模式进入条件都需要设置 SCB->SCR 寄存器，调用 WFI/WFE；三者模式的唤醒本质是都是需要产生中断或者事件发生。
- Sleep 模式下，内部高速时钟 RCH（96MHz）和内部低速时钟 RCL（32K）没有关闭，只要系统产生中断就可以唤醒退出。
- Deepsleep 模式下，RCH 时钟关闭了，RCL 时钟在工作，所以只有工作在 RCL（32K）时钟源的模块如 WDT、LPTIMER 可以产生中断唤醒退出，以及 GPIO 电平/边沿模式，可以在无时钟情况下产生中断唤醒退出。
- Stop 模式下，所有时钟源关闭，只能通过 GPIO 电平/边沿模式，在无时钟情况下产生中断唤醒退出或者通过 LPTIMER 外部异步脉冲计数产生中断唤醒退出。

3.5.1 Sleep 模式

进入 sleep 模式设置：

1. SCB->SCR 的 bit2 配置为 0。
2. 调用 WFI/WFE 进入 sleep 模式

唤醒条件：中断唤醒。

3.5.2 Deepsleep 模式

进入 Deepsleep 模式设置，下面以 PB5 管脚下降沿唤醒为例阐述配置流程：

1. 配置外围模块时钟控制寄存器 PERI_CLKEN，打开 GPIOB 时钟。
2. 配置外围模块复位控制寄存器 PERI_RESET，GPIOB 设置正常工作。
3. 配置 GPIOB 的端口数模配置寄存器 PAD_ADS，PB5 配置为数字接口。
4. 配置 GPIOB 的数据方向寄存器 GPIO_DIR，PB5 配置为输入。
5. 配置 GPIOB 中断触发模式寄存器 GPIO_IS，PB5 配置为边沿检测。
6. 配置 GPIOB 中断触发模式寄存器 GPIO_IBE，PB5 配置为单边沿触发。
7. 配置 GPIOB 中断触发模式寄存器 GPIO_IEV，PB5 配置为下降沿触发。
8. 配置 GPIOB 中断状态清除寄存器 GPIO_IC，清除 PB5 的中断状态。
9. 配置中断使能寄存器 GPIO_IEN，使能 PB5 引脚中断。
10. 清除 GPIOB 的中断挂起，使能 GPIOB 的 NVIC 中断。
11. SCB->SCR 的 bit2 配置为 1。
12. 调用 WFI/WFE 进入 Deepsleep 模式。
13. PB5 有下降沿到来时将唤醒系统。

除 IO 管脚电平/边沿唤醒外，Deepsleep 模式还可以由 WDT，LPTimer 中断唤醒。

3.5.3 Stop 模式

进入 Stop 模式设置，下面以 PB5 管脚下降沿唤醒为例阐述配置流程：

1. 配置外围模块时钟控制寄存器 PERI_CLKEN，打开 GPIOB 时钟。
2. 配置外围模块复位控制寄存器 PERI_RESET，GPIOB 设置正常工作。
3. 配置 GPIOB 的端口数模配置寄存器 PAD_ADS，PB5 配置为数字接口。
4. 配置 GPIOB 的数据方向寄存器 GPIO_DIR，PB5 配置为输入。
5. 配置 GPIOB 中断触发模式寄存器 GPIO_IS，PB5 配置为边沿检测。
6. 配置 GPIOB 中断触发模式寄存器 GPIO_IBE，PB5 配置为单边沿触发。
7. 配置 GPIOB 中断触发模式寄存器 GPIO_IEV，PB5 配置为下降沿触发。
8. 配置 GPIOB 中断状态清除寄存器 GPIO_IC，清除 PB5 的中断状态。
9. 配置中断使能寄存器 GPIO_IEN，使能 PB5 引脚中断。
10. 清除 GPIOB 的中断挂起，使能 GPIOB 的 NVIC 中断。
11. 配置低功耗模式配置状态寄存器 LPMODE_CFGS 的 STOPMODE_SEL 功能位为 1。
12. SCB->SCR 的 bit2 配置为 1。
13. 调用 WFI/WFE 进入 STOP 模式。
14. PB5 有下降沿到来时将唤醒系统。

除 IO 管脚电平/边沿唤醒外，Stop 模式还可以由 LPTimer 外部异步脉冲计数中断唤醒。

3.6 系统寄存器

系统寄存器基地址：0x4000_2000

表 3-5: 系统寄存器列表

偏移地址	名称	描述
0x00	SYSCTRL0	系统控制寄存器 0
0x04	SYSCTRL1	系统控制器寄存器 1
0x08	SYSCTRL_PROTET	系统控制保护寄存器
0x0C	CLK_CTRL	时钟控制寄存器
0x10	PERI_CLKEN	外围模块时钟控制寄存器
0x20	RESET_FLAG	复位标识寄存器
0x24	PERI_RESET	外围模块复位控制寄存器
0x28	EXT_RESET_CTRL	外部复位滤波控制寄存器
0x30	PA_SEL	端口 PA 功能配置寄存器
0x34	PB_SEL	端口 PB 功能配置寄存器
0x38	PC_SEL	端口 PC 功能配置寄存器

偏移地址	名称	描述
0x3C	PD_SEL	端口 PD 功能配置寄存器
0x40	PAD_ADS	端口数模配置寄存器
0x44	PAD_DR	端口驱动能力配置寄存器
0x48	PAD_PU	端口上拉配置寄存器
0x5C	IOCTRL_PROTECT	IO 控制保护寄存器
0x64	VDT_CFG	电压检测控制寄存器
0x74	EXTRST_SEL	外部复位端口选择寄存器
0x78	LPMODE_CFGS	低功耗模式配置状态寄存器
0x7C	REMAP_ADDR	REMAP 寄存器
0x80	VECTOR_OFFSET	中断向量地址重映射寄存器
0x84	RNG_CR	随机数控制寄存器
0x88	RNG_SEED	随机数种子寄存器
0x8C	RNG_DATA	随机数数据寄存器
0xA0	Reserved0	保留寄存器 0
0xA4	Reserved1	保留寄存器 1

说明：寄存器描述表中使用的缩写列表：

- R：只读
- W：只写
- RW：可读可写
- RW1C：可读，写 1 清零
- RW0C：可读，写 0 清除
- RSV：Reserved 的缩写，此寄存器位没有功能，是保留位

3.6.1 系统控制寄存器 0/SYSCTRL0

偏移：0x00，复位值：0x00010085

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	SWD_WKUP_EN	R/W	0x1	连接 ULINK 或者 JLINK 后，在 SLEEP、DEEPSLEEP 或者 STOP 模式下，唤醒系统的使能位： 1：在上述条件下，使用 NMI 中断唤醒系统 0：在上述条件下，不唤醒系统

位	名称	属性	复位值	描述
15	Wakeup_byRCH	R/W	0x0	1: 从 Deep Sleep 唤醒后, system clock 来源为 RCH, 原时钟继续使能 0: 从 Deep Sleep 唤醒后, 不改变 system clock 来源
14	CLK_SEL	R/W	0x0	系统时钟来源选择: 0: 高速时钟 CLK_SEL_HF 1: 低速时钟 CLK_SEL_LF
13	CLK_SEL_HF	R/W	0x0	0: 高频时钟选择内部高速时钟 RCH 1: 高频时钟选择外部输入时钟 EXT_CLK 注意: 当从外部时钟切回内部时钟时, 首先将 CLK_SEL_HF 设为 0, 然后才能将 EXT_CLK_SEL 设为 2'b00
12:11	EXT_CLK_SEL	R/W	0x0	外部时钟来源选择: 2'b00: 没有时钟来源 2'b01: EXT_CLK 时钟从 PB4 管脚输入 2'b10: EXT_CLK 时钟从 PB0 管脚输入 2'b11: EXT_CLK 时钟从 PD7 管脚输入
10:9	PCLK_DIV	R/W	0x0	PCLK 分频选择: 2'b00: HCLK 2'b01: HCLK/2 2'b10: HCLK/4 2'b11: HCLK/8
8:6	HCLK_DIV	R/W	0x2	HCLK 分频选择: 3'b000: SystemClk 3'b001: SystemClk/2 3'b010: SystemClk/4 3'b011: SystemClk/8 3'b100: SystemClk/16 3'b101: SystemClk/32 3'b110: SystemClk/64 3'b111: SystemClk/128 注意: 高速模式出来的时钟是 96MHz。
5:3	RSV	-	-	保留
2	RCL_EN	R/W	0x1	内部低速时钟 RCL 使能控制: 0: 关闭 1: 使能
1	RSV	-	-	保留
0	RCH_EN	R/W	0x1	内部高速时钟 RCH 使能信号: 0: 关闭 1: 使能 注: 当系统进入 DeepSleep, 此高速时钟会自动关闭。

3.6.2 系统控制寄存器 1/SYSCTRL1

偏移: 0x04, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:15	RSV	-	-	保留
14	TIM_DEBUG_STOP_EN	R/W	0x0	TIM debug 控制位： 0: debug 功能不打开 1: debug 功能打开
13	TIM0_INT_SEL	R/W	0x0	TIM0 中断响应选择： 0: CPU 响应 TIM0 的全局中断 1: CPU 分别响应 TIM0_BRK, TIM0_UP, TIM0_TRG_COM, TIM0_CC 中断
12	TIM0_BRKR	R/W	0x0	TIM0 刹车模式控制寄存器： 0: 不使能的输出通道在刹车时不驱动输出 1: 不使能的输出通道在刹车时驱动为 “OIS/无效状态” 注意：需结合 TIM0 模块使用
11	LPTIMER_LPTIN_SEL	R/W	0x0	LPTIMER 的 LPTIN（外部时钟输入） 信号来源选择信号： 1: LPTIN 来自于 1Hz 时钟输出 0: LPTIN 来自于外部引脚
10	DMA_REQ7_GPIOA_EN	R/W	0x0	GPIOA REQ 使能信号： 0: 不使能 GPIOA 中断启动 DMA 1: 使能 GPIOA 中断启动 DMA
9	DMA_REQ1_TIM1_EN	R/W	0x0	TIM1_CH1 REQ 使能信号： 0: 不使能 TIM1_CH1 启动 DMA 1: 使能 TIM1_CH1 启动 DMA
8	DMA_REQ0_GPIOD_EN	R/W	0x0	GPIOD REQ 使能信号： 0: 不使能 GPIOD 中断启动 DMA 1: 使能 GPIOD 中断启动 DMA
7	DMA_REQ7_SEL	R/W	0x0	DMA REQ7 选择信号： 0: 选择 ADCC 接收请求 1: 选择 GPIOA 中断发送请求
6	DMA_REQ6_SEL	R/W	0x0	DMA REQ6 选择信号： 0: 选择 TIM0 全局发送请求 1: 选择 TIM0_UP 请求
5	DMA_REQ5_SEL	R/W	0x0	DMA REQ5 选择信号： 0: 选择 I2C1 TX/RX 发送请求 1: 选择 TIM0_CH1 请求(同时 DMA_REQ6_SEL 需要配置为 1)
4	DMA_REQ4_SEL	R/W	0x0	DMA REQ4 选择信号： 0: 选择 I2C0 TX/RX 发送请求 1: 选择 TIM0_CH4/ TIM0_TRIG/TIM0_COM 请求(同时 DMA_REQ6_SEL 需要配置为 1)
3	DMA_REQ3_SEL	R/W	0x0	DMA REQ3 选择信号： 0: 选择 SPI1 RX 发送请求 1: 选择 TM0_CH3 请求(同时 DMA_REQ6_SEL 需要配置为 1)

位	名称	属性	复位值	描述
2	DMA_REQ2_SEL	R/W	0x0	DMA REQ2 选择信号： 0：选择 SPI1 TX 发送请求 1：选择 TIM0_CH2 请求(同时 DMA_REQ6_SEL 需要配置为 1)
1	DMA_REQ1_SEL	R/W	0x0	DMA REQ1 选择信号： 0：选择 SPI0 RX 发送请求 1：选择 TIM1_CH1 请求
0	DMA_REQ0_SEL	R/W	0x0	DMA REQ0 选择信号： 0：选择 SPI0 TX 发送请求 1：选择 GPIOD 中断请求

3.6.3 系统控制保护寄存器/SYSCTRL_PROTECT

偏移：0x08，复位值：0x00000000

位	名称	属性	复位值	描述
31:0	SYSCTRL_PROTECT	R/W	0x0	寄存器 SYSCTRL 写保护的寄存器。给此寄存器写 0xA5A5_5A5A，启动寄存器 SYSCTRL 的写使能。给此寄存器写其他值，关闭它们的写使能。SYSCTRL 寄存器配置完后，它们的写使能会自动关闭。读取此寄存器返回 SYSCTRL 寄存器的写使能状态。 0：写未使能 1：写已经使能

3.6.4 时钟控制寄存器/CLK_CTRL

偏移：0x0C，复位值：0x00C86404

位	名称	属性	复位值	描述
31:29	RSV	-	-	保留
28	MCO_DISALBE	R/W	0x0	MCO 时钟输出控制位： 0：MCO 时钟输出 1：MCO 时钟不输出
27:16	WKUP_delay	R/W	0xC8	系统从 DEEPSLEEP/STOP 模式下唤醒，CLK 给出的时间延时。此寄存器给出的时间为系统时钟计数的时钟周期数。

位	名称	属性	复位值	描述
15:13	MCO_DIV	R/W	0x3	MCO 分频系数： 3'b000：不分频 3'b001：2 分频 3'b010：4 分频 3'b011：8 分频（默认） 3'b100：16 分频 3'b101：32 分频 3'b110：64 分频 3'b111：128 分频
12:11	MCO	R/W	0x0	MCO 时钟输出： 2'b00：选择 RCH 时钟源输出到 MCO 引脚（默认） 2'b01：选择 RCL 时钟源输出到 MCO 引脚 2'b10：选择外部 EXT_CLK 时钟源输出到 MCO 引脚 2'b11：选择 PCLK 时钟源输出到 MCO 引脚
10	RCH_stable	R	0x1	内部高速时钟 RCH 稳定标志位： 1：代表 RCH 已经稳定，可以被内部电路使用 0：代表 RCH 未稳定，不可以被内部电路使用
9:3	RSV	R	0x0	保留
2	RCL_stable	R	0x1	内部低速时钟 RCL 稳定标志位： 1：代表 RCL 已经稳定，可以被内部电路使用 0：代表 RCL 未稳定，不可以被内部电路使用
1:0	RCL_startup	R/W	0x0	内部低速时钟 RCL 稳定时间选择： 2'b11：256 个周期 2'b10：64 个周期 2'b01：16 个周期 2'b00：4 个周期

3.6.5 外围模块时钟控制寄存器/PERI_CLKEN

偏移：0x10，复位值：0x00100000

位	名称	属性	复位值	描述
31:30	RSV	-	-	保留
29	UART3_CLKEN	R/W	0x0	UART3 模块时钟使能： 1：使能 0：关闭
28	UART2_CLKEN	R/W	0x0	UART2 模块时钟使能： 1：使能 0：关闭
27	TIM3_CLKEN	R/W	0x0	TIM3 模块时钟使能： 1：使能 0：关闭
26	TIM2_CLKEN	R/W	0x0	TIM2 模块时钟使能： 1：使能 0：关闭

位	名称	属性	复位值	描述
25	TIM1_CLKEN	R/W	0x0	TIM1 模块时钟使能： 1: 使能 0: 关闭
24	TIM0_CLKEN	R/W	0x0	TIM0 模块时钟使能： 1: 使能 0: 关闭
23	I2C1_CLKEN	R/W	0x0	I2C1 模块时钟使能： 1: 使能 0: 关闭
22	DMA_CLKEN	R/W	0x0	DMA 模块时钟使能： 1: 使能 0: 关闭
21	SPI1_CLKEN	R/W	0x0	SPI1 模块时钟使能： 1: 使能 0: 关闭
20	SRAM1_CLKEN	R/W	0x1	SRAM1 模块时钟使能： 1: 使能 0: 关闭
19	GPIOD_CLKEN	R/W	0x0	GPIOD 模块时钟使能： 1: 使能 0: 关闭
18	GPIOC_CLKEN	R/W	0x0	GPIOC 模块时钟使能： 1: 使能 0: 关闭
17	GPIOB_CLKEN	R/W	0x0	GPIOB 模块时钟使能： 1: 使能 0: 关闭
16	GPIOA_CLKEN	R/W	0x0	GPIOA 模块时钟使能： 1: 使能 0: 关闭
15	I2C0_CLKEN	R/W	0x0	I2C0 模块时钟使能： 1: 使能 0: 关闭
14	ADC_CLKEN	R/W	0x0	ADC 模块时钟使能： 1: 使能 0: 关闭
13	WWDT_CLKEN	R/W	0x0	WWDT 模块时钟使能： 1: 使能 0: 关闭
12	WDT_CLKEN	R/W	0x0	WDT 模块时钟使能： 1: 使能 0: 关闭
11	CRC_CLKEN	R/W	0x0	CRC 模块时钟使能： 1: 使能 0: 关闭
10	UART1_CLKEN	R/W	0x0	UART1 模块时钟使能： 1: 使能 0: 关闭
9	RSV	-	-	保留

位	名称	属性	复位值	描述
8	LPTIM_CLKEN	R/W	0x0	LPTimer 模块时钟使能： 1: 使能 0: 关闭
7:5	RSV	-	-	保留
4	SPIO_CLKEN	R/W	0x0	SPI 模块时钟使能： 1: 使能 0: 关闭
3:1	RSV	-	-	保留
0	UART0_CLKEN	R/W	0x0	UART0 模块时钟使能： 1: 使能 0: 关闭

3.6.6 复位标识寄存器/RESET_FLAG

偏移: 0x20, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:9	RSV	-	-	保留
8	WWDT_FLAG	R/W1C	0x0	WWDT 复位状态： 1: WWDT 复位发生 0: 无复位发生
7	SYS_RESET_REQ_FLAG	R/W1C	0x0	CPU 复位状态。需要软件初始化和清除： 1: Cortex M0+ 系统复位发生 0: 无复位发生
6	LOCKUP_RSTN_FLAG	R/W1C	0x0	CPU 死锁复位状态。需要软件初始化和清除： 1: Lockup 复位发生 0: 无复位发生
5	LVD_RSTN_FLAG	R/W1C	0x0	低电压复位状态。需要软件初始化和清除： 1: LVD 复位发生 0: 无复位发生
4	SOFT_RSTN_FLAG	R/W1C	0x0	软件复位状态。需要软件初始化和清除： 1: 写 REMAP_ADDR 寄存器的 SOFT_RESETN 位复位发生 0: 无复位发生
3	WDT_FLAG	R/W1C	0x0	看门狗复位状态。需要软件初始化和清除： 1: WDT 复位发生 0: 无复位发生
2	RESETN_FLAG	R/W1C	0x0	外部复位状态。需要软件初始化和清除： 1: 外部复位发生 0: 无复位发生 注意：一般不使用

位	名称	属性	复位值	描述
1:	BOR_FLAG	R/W1C	0x0	BOR 复位状态： 1: BOR 复位发生 0: 无复位发生 注意：需用此状态位，需要先清除。一般不建议使用。
0	RSV	-	-	保留

3.6.7 外围模块复位控制寄存器/PERI_RESET

偏移：0x24，复位值：0x00000000

位	名称	属性	复位值	描述
31:30	RSV	-	-	保留
29	UART3_RESET	R/W	0x0	UART3 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
28	UART2_RESET	R/W	0x0	UART2 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
27	TIM3_RESET	R/W	0x0	TIM3 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
26	TIM2_RESET	R/W	0x0	TIM2 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
25	TIM1_RESET	R/W	0x0	TIM1 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
24	TIM0_RESET	R/W	0x0	TIM0 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
23	I2C1_RESET	R/W	0x0	I2C1 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
22	DMA_RESET	R/W	0x0	DMA 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
21	SPI1_RESET	R/W	0x0	SPI1 控制器模块复位使能： 1: 正常工作 0: 模块处于复位状态
20	RSV	-	-	保留
19	GPIOD_RESET	R/W	0x0	GPIOD 模块复位使能： 1: 正常工作 0: 模块处于复位状态
18	GPIOC_RESET	R/W	0x0	GPIOC 模块复位使能： 1: 正常工作 0: 模块处于复位状态

位	名称	属性	复位值	描述
17	GPIOB_RESET	R/W	0x0	GPIOB 模块复位使能： 1：正常工作 0：模块处于复位状态
16	GPIOA_RESET	R/W	0x0	GPIOA 模块复位使能： 1：正常工作 0：模块处于复位状态
15	I2C0_RESET	R/W	0x0	I2C0 模块复位使能： 1：正常工作 0：模块处于复位状态
14	ADC_RESET	R/W	0x0	ADC 模块复位使能： 1：正常工作 0：模块处于复位状态
13	WWDT_RESET	R/W	0x0	WWDT 模块复位使能： 1：正常工作 0：模块处于复位状态
12	WDT_RESET	R/W	0x0	WDT 模块复位使能： 1：正常工作 0：模块处于复位状态
11	CRC_RESET	R/W	0x0	CRC 模块复位使能： 1：正常工作 0：模块处于复位状态
10	UART1_RESET	R/W	0x0	UART1 模块复位使能： 1：正常工作 0：模块处于复位状态
9	RSV	-	-	保留
8	LPTIM_RESET	R/W	0x0	LPTimer 模块复位使能： 1：正常工作 0：模块处于复位状态
7:5	RSV	-	-	保留
4	SPI0_RESET	R/W	0x0	SPI0 控制器模块复位使能： 1：正常工作 0：模块处于复位状态
3:1	RSV	-	-	保留
0	UART0_RESET	R/W	0x0	UART0 模块复位使能： 1：正常工作 0：模块处于复位状态

3.6.8 外部复位滤波控制寄存器/EXT_RESET_CTRL

偏移：0x28，复位值：0x00000000

位	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	EXT_FILTER_EN	R/W	0x0	外部复位滤波使能位： 1：外部复位滤波使能 0：外部复位滤波禁止

3.6.9 端口 PA 功能配置寄存器/PA_SEL

偏移: 0x30, 复位值: 0x00000000

位	名称	属性	复位值	描述
31	RSV	-	-	保留
30:28	PA7_SEL	R/W	0x0	端口 PA7 功能选择: 3'b000: GPIO PA7 3'b001: NC 3'b010: TIM0_CH4 3'b011: LPTIM_IN 3'b100: I2C0_SDA 3'b101: NC 3'b110: UART1_RXD 3'b111: NC
27	RSV	-	-	保留
26:24	PA6_SEL	R/W	0x0	端口 PA6 功能选择: 3'b000: GPIO PA6 3'b001: NC 3'b010: TIM0_CH3 3'b011: LPTIM_ETR 3'b100: I2C0_SCL 3'b101: NC 3'b110: UART1_TXD 3'b111: UART0_TXD
23:19	RSV	-	-	保留
18:16	PA4_SEL	R/W	0x0	端口 PA4 功能选择: 3'b000: GPIO PA4 3'b001: NC 3'b010: TIM0_BKIN 3'b011: TIM2_CH1 3'b100: UART2_RXD 3'b101: SPI0_MISO0 3'b110: LPTIM_ETR 3'b111: UART3_TXD
15	RSV	-	-	保留
14:12	PA3_SEL	R/W	0x0	端口 PA3 功能选择: 3'b000: GPIO PA3 3'b001: MCO 3'b010: TIM0_CH1 3'b011: LPTIM_IN 3'b100: I2C1_SCL 3'b101: SPI0_CS0 3'b110: NC 3'b111: LVD_OUT
11	RSV	-	-	保留

位	名称	属性	复位值	描述
10:8	PA2_SEL	R/W	0x0	端口 PA2 功能选择: 3'b000: GPIO PA2 3'b001: TIM0_ETR 3'b010: TIM0_CH1 3'b011: LPTIM_IN 3'b100: I2C0_SCL 3'b101: SPI0_CS0 3'b110: SPI0_SCK 3'b111: UART0_TXD
7	RSV	-	-	保留
6:4	PA1_SEL	R/W	0x0	端口 PA1 功能选择: 3'b000: GPIO PA1 3'b001: TIM0_ETR 3'b010: TIM0_CH1 3'b011: TIM2_CH1 3'b100: I2C0_SCL 3'b101: SPI0_CS0 3'b110: SPI0_SCK 3'b111: UART0_RXD
3:0	RSV	-	-	保留

3.6.10 端口 PB 功能配置寄存器/PB_SEL

偏移: 0x34, 复位值: 0x00000000

位	名称	属性	复位值	描述
31	RSV	-	-	保留
30:28	PB7_SEL	R/W	0x0	端口 PB7 功能选择: 3'b000: GPIO PB7 3'b001: TIM0_CH4 3'b010: TIM0_CH3N 3'b011: TIM1_CH1 3'b100: UART2_TXD 3'b101: SPI0_MOSI 3'b110: LPTIM_IN 3'b111: UART3_RXD
27	RSV	-	-	保留

位	名称	属性	复位值	描述
26:24	PB6_SEL	R/W	0x0	端口 PB6 功能选择: 3'b000: GPIO PB6 3'b001: NC 3'b010: NC 3'b011: LPTIM_OUT 3'b100: NC 3'b101: NC 3'b110: UART2_RXD 3'b111: UART3_TXD
23	RSV	-	-	保留
22:20	PB5_SEL	R/W	0x0	端口 PB5 功能选择: 3'b000: GPIO PB5 3'b001: TIM0_CH2 3'b010: TIM0_CH2N 3'b011: TIM0_CH3 3'b100: SPI0_MISO0 3'b101: SPI0_SCK 3'b110: UART1_TXD 3'b111: UART0_RXD
19	RSV	-	-	保留
18:16	PB4_SEL	R/W	0x0	端口 PB4 功能选择: 3'b000: GPIO PB4 3'b001: LPTIM_OUT 3'b010: TIM0_CH1N 3'b011: TIM3_CH1 3'b100: SPI0_MOSI 3'b101: SPI0_CS1 3'b110: UART1_TXD 3'b111: UART0_TXD
15:3	RSV	-	-	保留

位	名称	属性	复位值	描述
2:0	PB0_SEL	R/W	0x0	端口 PB0 功能选择: 3'b000: GPIO PB0 3'b001: TIM0_ETR 3'b010: TIM0_CH1 3'b011: LPTIM_IN 3'b100: NC 3'b101: NC 3'b110: UART1_RXD 3'b111: UART3_TXD

3.6.11 端口 PC 功能配置寄存器/PC_SEL

偏移: 0x38, 复位值: 0x10000000

位	名称	属性	复位值	描述
31	RSV	-	-	保留
30:28	PC7_SEL	R/W	0x1	端口 PC7 功能选择: 3'b000: GPIO PC7 3'b001: SWDIO(UM) 3'b010: TIM0_CH2 3'b011: NC 3'b100: SPI0_MISO0 3'b101: NC 3'b110: UART2_TXD 3'b111: UART0_RXD
27	RSV	-	-	保留
26:24	PC6_SEL	R/W	0x0	端口 PC6 功能选择: 3'b000: GPIO PC6 3'b001: SPI0_CS0 3'b010: TIM0_ETR 3'b011: TIM0_CH1 3'b100: SPI0_MOSI 3'b101: SPI1_SCK 3'b110: UART1_RXD 3'b111: UART0_RXD
23	RSV	-	-	保留

位	名称	属性	复位值	描述
22:20	PC5_SEL	R/W	0x0	端口 PC5 功能选择: 3'b000: GPIO PC5 3'b001: NC 3'b010: LVD_OUT 3'b011: LPTIM_OUT 3'b100: SPI1_MOSI 3'b101: SPI0_SCK 3'b110: UART1_TXD 3'b111: UART0_TXD
19	RSV	-	-	保留
18:16	PC4_SEL	R/W	0x0	端口 PC4 功能选择: 3'b000: GPIO PC4 3'b001: NC 3'b010: SPI1_CS 3'b011: LPTIM_ETR 3'b100: I2C0_SDA 3'b101: SPI0_SCK 3'b110: SPI0_MOSI 3'b111: UART0_TXD
15	RSV	-	-	保留
14:12	PC3_SEL	R/W	0x0	端口 PC3 功能选择: 3'b000: GPIO PC3 3'b001: LPTIM_OUT 3'b010: TIM0_CH3N 3'b011: TIM1_CH1 3'b100: I2C1_SCL 3'b101: SPI0_MISO 3'b110: UART1_TXD 3'b111: UART0_RXD
11	RSV	-	-	保留
10:8	PC2_SEL	R/W	0x0	端口 PC2 功能选择 3'b000: GPIO PC2 3'b001: NC 3'b010: TIM0_CH3 3'b011: TIM2_CH1 3'b100: I2C0_SDA 3'b101: NC 3'b110: UART1_RXD 3'b111: UART0_RXD
7	RSV	-	-	保留
6:4	PC1_SEL	R/W	0x0	端口 PC1 功能选择: 3'b000: GPIO PC1 3'b001: MCO 3'b010: TIM0_CH2 3'b011: NC 3'b100: NC 3'b101: SPI0_SCK 3'b110: UART2_RXD 3'b111: UART3_TXD

位	名称	属性	复位值	描述
3	RSV	-	-	保留
2:0	PC0_SEL	R/W	0x0	端口 PC0 功能选择: 3'b000: GPIO PC0 3'b001: NC 3'b010: NC 3'b011: NC 3'b100: I2C1_SDA 3'b101: NC 3'b110: UART2_RXD 3'b111: UART3_TXD

3.6.12 端口 PD 功能配置寄存器/PD_SEL

偏移: 0x3C, 复位值: 0x00000010

位	名称	属性	复位值	描述
31	RSV	-	-	保留
30:28	PD7_SEL	R/W	0x0	端口 PD7 功能选择: 3'b000: GPIO PD7 3'b001: NC 3'b010: NC 3'b011: NC 3'b100: I2C1_SCL 3'b101: NC 3'b110: UART2_TXD 3'b111: UART3_RXD
27:24	PD6_SEL	R/W	0x0	端口 PD6 功能选择: 4'b0000: GPIO PD6 4'b0001: SPI1_CS 4'b0010: TIM0_CH3 4'b0011: TIM2_CH1 4'b0100: I2C0_SDA 4'b0101: SPI0_MOSI 4'b0110: UART1_TXD 4'b0111: UART0_RXD 4'b1000: CLK1HZ_OUT 4'b1001: LPTIM_OUT 4'b1010: SPI1_MISO 4'b1011: UART2_RXD 4'b1100: I2C0_SCL 4'b1101: SPI0_MISO0 4'b1110: NC 4'b1111: UART0_TXD

位	名称	属性	复位值	描述
23:20	PD5_SEL	R/W	0x0	端口 PD5 功能选择: 4'b0000: GPIO PD5 4'b0001: LPTIM_OUT 4'b0010: SPI1_MISO 4'b0011: UART2_RXD 4'b0100: I2C0_SCL 4'b0101: SPI0_MISO0 4'b0110: UART1_TXD 4'b0111: UART0_TXD 4'b1000: CLK1HZ_OUT 4'b1001: SPI1_CS 4'b1010: TIM0_CH3 4'b1011: TIM2_CH1 4'b1100: I2C0_SDA 4'b1101: SPI0_MOSI 4'b1110: NC 4'b1111: UART0_RXD
19	RSV	-	-	保留
18:16	PD4_SEL	R/W	0x0	端口 PD4 功能选择: 3'b000: GPIO PD4 3'b001: TIM0_CH4 3'b010: TIM0_CH1 3'b011: TIM1_CH1 3'b100: I2C0_SDA 3'b101: SPI0_MISO1 3'b110: UART1_RXD 3'b111: SPI1_MISO
15:12	PD3_SEL	R/W	0x0	端口 PD3 功能选择: 4'b0000: GPIO PD3 4'b0001: SPI0_CS0 4'b0010: SPI1_SCK 4'b0011: TIM2_CH1 4'b0100: I2C0_SCL 4'b0101: SPI0_MISO1 4'b0110: UART1_TXD 4'b0111: UART0_RXD 4'b1000: NC 4'b1001: SPI1_MOSI 4'b1010: TIM0_BKIN 4'b1011: TIM3_CH1 4'b1100: I2C0_SDA 4'b1101: SPI0_CS1 4'b1110: I2C1_SDA 4'b1111: UART0_TXD

位	名称	属性	复位值	描述
11:8	PD2_SEL	R/W	0x0	端口 PD2 功能选择: 4'b0000: GPIO PD2 4'b0001: SPI1_MOSI 4'b0010: TIM0_BKIN 4'b0011: TIM3_CH1 4'b0100: I2C0_SDA 4'b0101: SPI0_CS1 4'b0110: I2C1_SDA 4'b0111: UART0_TXD 4'b1000: NC 4'b1001: SPI0_CS0 4'b1010: SPI1_SCK 4'b1011: TIM2_CH1 4'b1100: I2C0_SCL 4'b1101: SPI0_MISO1 4'b1110: UART1_TXD 4'b1111: UART0_RXD
7	RSV	-	-	保留
6:4	PD1_SEL	R/W	0x1	端口 PD1 功能选择: 3'b000: GPIO PD1 3'b001: SWCLK(UM) 3'b010: TIM2_CH1 3'b011: TIM3_CH1 3'b100: NC 3'b101: SPI0_MOSI 3'b110: LPTIM_IN 3'b111: UART0_TXD
3	RSV	-	-	保留
2:0	PD0_SEL	R/W	0x0	端口 PD0 功能选择: 3'b000: GPIO PD0 3'b001: NC 3'b010: TIM0_ETR 3'b011: LPTIM_OUT 3'b100: I2C1_SDA 3'b101: SPI0_MOSI 3'b110: NC 3'b111: NC

3.6.13 端口数模配置寄存器/PAD_ADS

偏移: 0x40, 复位值: 0xFD7FFFFFF

位	名称	属性	复位值	描述
31	PD7_ADS	R/W	0x1	端口 PD7 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口或端口 HZ 状态

位	名称	属性	复位值	描述
30	PD6_ADS	R/W	0x1	端口 PD6 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口或者端口 HZ 状态
29	PD5_ADS	R/W	0x1	端口 PD5 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口或端口 HZ 状态
28	PD4_ADS	R/W	0x1	端口 PD4 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口或端口 HZ 状态
27	PD3_ADS	R/W	0x1	端口 PD3 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口或端口 HZ 状态
26	PD2_ADS	R/W	0x1	端口 PD2 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
25	PD1_ADS	R/W	0x0	端口 PD1 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
24	PD0_ADS	R/W	0x1	端口 PD0 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
23	PC7_ADS	R/W	0x0	端口 PC7 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
22	PC6_ADS	R/W	0x1	端口 PC6 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
21	PC5_ADS	R/W	0x1	端口 PC5 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
20	PC4_ADS	R/W	0x1	端口 PC4 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
19	PC3_ADS	R/W	0x1	端口 PC3 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
18	PC2_ADS	R/W	0x1	端口 PC2 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
17	PC1_ADS	R/W	0x1	端口 PC1 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
16	PC0_ADS	R/W	0x1	端口 PC0 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口
15	PB7_ADS	R/W	0x1	端口 PB7 数模配置寄存器： 0: 配置为数字接口 1: 配置为模拟接口

位	名称	属性	复位值	描述
14	PB6_ADS	R/W	0x1	端口 PB6 数模配置寄存器 0: 配置为数字接口 1: 配置为模拟接口
13	PB5_ADS	R/W	0x1	端口 PB5 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
12	PB4_ADS	R/W	0x1	端口 PB4 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
11:9	RSV	-	0x1	保留。必须为 1
8	PB0_ADS	R/W	0x1	端口 PB0 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
7	PA7_ADS	R/W	0x1	端口 PA7 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
6	PA6_ADS	R/W	0x1	端口 PA6 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
5	RSV	-	0x1	保留。必须为 1
4	PA4_ADS	R/W	0x1	端口 PA4 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
3	PA3_ADS	R/W	0x1	端口 PA3 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
2	PA2_ADS	R/W	0x1	端口 PA2 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
1	PA1_ADS	R/W	0x1	端口 PA1 数模配置寄存器: 0: 配置为数字接口 1: 配置为模拟接口
0	RSV	-	-	保留

3.6.14 端口驱动能力配置寄存器/PAD_DR

偏移: 0x44, 复位值: 0x00000000

位	名称	属性	复位值	描述
31	PD7_DR	R/W	0x0	端口 PD7 驱动能力配置寄存器: 1: 高驱动能力 0: 低驱动能力
30	PD6_DR	R/W	0x0	端口 PD6 驱动能力配置寄存器: 1: 高驱动能力 0: 低驱动能力
29	PD5_DR	R/W	0x0	端口 PD5 驱动能力配置寄存器: 1: 高驱动能力 0: 低驱动能力

位	名称	属性	复位值	描述
28	PD4_DR	R/W	0x0	端口 PD4 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
27	PD3_DR	R/W	0x0	端口 PD3 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
26	PD2_DR	R/W	0x0	端口 PD2 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
25	PD1_DR	R/W	0x0	端口 PD1 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
24	PD0_DR	R/W	0x0	端口 PD0 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
23	PC7_DR	R/W	0x0	端口 PC7 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
22	PC6_DR	R/W	0x0	端口 PC6 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
21	PC5_DR	R/W	0x0	端口 PC5 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
20	PC4_DR	R/W	0x0	端口 PC4 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
19	PC3_DR	R/W	0x0	端口 PC3 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
18	PC2_DR	R/W	0x0	端口 PC2 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
17	PC1_DR	R/W	0x0	端口 PC1 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
16	PC0_DR	R/W	0x0	端口 PC0 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
15	PB7_DR	R/W	0x0	端口 PB7 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
14	PB6_DR	R/W	0x0	端口 PB6 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
13	PB5_DR	R/W	0x0	端口 PB5 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力

位	名称	属性	复位值	描述
12	PB4_DR	R/W	0x0	端口 PB4 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
11:9	RSV	-	-	保留
8	PB0_DR	R/W	0x0	端口 PB0 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
7	PA7_DR	R/W	0x0	端口 PA7 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
6	PA6_DR	R/W	0x0	端口 PA6 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
5	RSV	-	-	保留
4	PA4_DR	R/W	0x0	端口 PA4 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
3	PA3_DR	R/W	0x0	端口 PA3 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
2	PA2_DR	R/W	0x0	端口 PA2 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
1	PA1_DR	R/W	0x0	端口 PA1 驱动能力配置寄存器： 1: 高驱动能力 0: 低驱动能力
0	RSV	-	-	保留

3.6.15 端口上拉配置寄存器/PAD_PU

偏移: 0x48, 复位值: 0x02800001

位	名称	属性	复位值	描述
31	PD7_PU	R/W	0x0	端口 PD7 上拉配置寄存器： 0: 禁止 1: 使能
30	PD6_PU	R/W	0x0	端口 PD6 上拉配置寄存器： 0: 禁止 1: 使能
29	PD5_PU	R/W	0x0	端口 PD5 上拉配置寄存器： 0: 禁止 1: 使能
28	PD4_PU	R/W	0x0	端口 PD4 上拉配置寄存器： 0: 禁止 1: 使能
27	PD3_PU	R/W	0x0	端口 PD3 上拉配置寄存器： 0: 禁止 1: 使能

位	名称	属性	复位值	描述
26	PD2_PU	R/W	0x0	端口 PD2 上拉配置寄存器： 0: 禁止 1: 使能
25	PD1_PU	R/W	0x1	端口 PD1 上拉配置寄存器： 0: 禁止 1: 使能
24	PD0_PU	R/W	0x0	端口 PD0 上拉配置寄存器： 0: 禁止 1: 使能
23	PC7_PU	R/W	0x1	端口 PC7 上拉配置寄存器： 0: 禁止 1: 使能
22	PC6_PU	R/W	0x0	端口 PC6 上拉配置寄存器： 0: 禁止 1: 使能
21	PC5_PU	R/W	0x0	端口 PC5 上拉配置寄存器： 0: 禁止 1: 使能
20	PC4_PU	R/W	0x0	端口 PC4 上拉配置寄存器： 0: 禁止 1: 使能
19	PC3_PU	R/W	0x0	端口 PC3 上拉配置寄存器： 0: 禁止 1: 使能
18	PC2_PU	R/W	0x0	端口 PC2 上拉配置寄存器： 0: 禁止 1: 使能
17	PC1_PU	R/W	0x0	端口 PC1 上拉配置寄存器： 0: 禁止 1: 使能
16	PC0_PU	R/W	0x0	端口 PC0 上拉配置寄存器： 0: 禁止 1: 使能
15	PB7_PU	R/W	0x0	端口 PB7 上拉配置寄存器： 0: 禁止 1: 使能
14	PB6_PU	R/W	0x0	端口 PB6 上拉配置寄存器： 0: 禁止 1: 使能
13	PB5_PU	R/W	0x0	端口 PB5 上拉配置寄存器： 0: 禁止 1: 使能
12	PB4_PU	R/W	0x0	端口 PB4 上拉配置寄存器： 0: 禁止 1: 使能
11:9	RSV	-	0x0	保留
8	PB0_PU	R/W	0x0	端口 PB0 上拉配置寄存器： 0: 禁止 1: 使能

位	名称	属性	复位值	描述
7	PA7_PU	R/W	0x0	端口 PA7 上拉配置寄存器： 0: 禁止 1: 使能
6	PA6_PU	R/W	0x0	端口 PA6 上拉配置寄存器： 0: 禁止 1: 使能
5	RSV	-	0x0	保留
4	PA4_PU	R/W	0x0	端口 PA4 上拉配置寄存器： 0: 禁止 1: 使能
3	PA3_PU	R/W	0x0	端口 PA3 上拉配置寄存器： 0: 禁止 1: 使能
2	PA2_PU	R/W	0x0	端口 PA2 上拉配置寄存器： 0: 禁止 1: 使能
1	PA1_PU	R/W	0x0	端口 PA1 上拉配置寄存器： 0: 禁止 1: 使能
0	RSV	R/W	0x1	保留

3.6.16 IO 控制保护寄存器/IOCTRL_PROTECT

偏移: 0x5C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:0	IOCTRL_PROTECT	R/W	0x0	IO 寄存器 PA_SEL/ PB_SEL/ PC_SEL/ PD_SEL/ PAD_ADS/ PAD_DR/ PAD_PUPD 保护的控制寄存器。给此寄存器写 0xA5A5_5A5A, 启动这些 IO 寄存器的写使能。配置完 IO 寄存器后, 它们的写使能不会自动关闭。可以给此寄存器写其它值, 来关闭 IO 寄存器的写使能。读取此寄存器返回 IO 寄存器的写使能状态。 0: 写未使能 1: 写已经使能

3.6.17 电压检测配置寄存器/VDT_CFG

偏移: 0x64, 复位值: 0x00C80004

位	名称	属性	复位值	描述
31:16	LVD_FILTER	R/W	0xC8	LVD 滤波配置位： 0：对 LVD 滤除 1 个系统时钟的毛刺； 1：对 LVD 滤除 2 个系统时钟的毛刺； 65535：对 LVD 滤除 65536 个系统时钟毛刺。
15:12	RSV	-	-	保留
11	LVD_INTR_EN	R/W	0x0	LVD 中断使能控制位： 0：不使能 LVD 中断 1：使能 LVD 中断
10	LVD_RESET_EN	R/W	0x0	LVD 复位使能控制位： 0：不使能 LVD 复位 1：使能 LVD 复位
9:7	LVD_VADJ	R/W	0x0	LVD 检测阈值的配置信号，默认值为 0000，阈值 1.5V。 000：1.5V 001：1.6V 010：1.7V 011：1.8V 100：2.4V 101：2.5V 110：2.6V 111：2.7V
6:4	BOR_VADJ	R/W	0x0	BOR 检测阈值的配置信号，默认值为 0000，阈值 1.5V。 000：1.5V 001：1.6V 010：1.7V 011：1.8V 100：2.4V 101：2.5V 110：2.6V 111：2.7V
3	RSV	-	-	保留
2	PDR_EN	R/W	0x1	PDR 模块使能寄存器： 0：禁止 1：使能
1	BOR_EN	R/W	0x0	BOR 模块使能寄存器： 0：禁止 1：使能
0	LVD_EN	R/W	0x0	LVD 模块使能寄存器： 0：禁止 1：使能

3.6.18 外部复位端口选择寄存器/EXTRST_SEL

偏移：0x74，复位值：0x00000000

位	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	RESETN_SEL	R/W	0x0	外部复位端口选择寄存器。只有该寄存器的高 16 位([31:16])同时写 0xA5A5 时才能写这位。 1: 外部复位信号无效。该管脚可以作为 GPIO 输入功能使用(PA0 输入)。 0: 外部复位信号有效。

3.6.19 低功耗模式配置状态寄存器/LPMODE_CFGS

偏移: 0x78, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:6	RSV	-	-	保留
5	EFC_RDY_DISABLE	R/W	0x0	EFC RDY 信号控制寄存器: 0: EFC RDY 有效 (在进入 deepsleep/stop 模式时) 1: EFC RDY 无效 (在进入 deepsleep/stop 模式时)
4	LDO_STATUS	R	0x0	LDO 状态寄存器: 0: LDO 处于 Active Mode 1: LDO 处于 Standby Mode
3	LDO_MODE_SEL_EN	R/W	0x0	LDO 控制选择寄存器。只有该寄存器的高 16 位([31:16])写 0xA5A5 时才能写这位。 0: LDO 模式的控制由硬件逻辑控制 1: LDO 模式的控制由软件控制 (LDO_MODE_SEL=1,LDO 进入 standby mode)
2	LDO_MODE_SEL	R/W	0x0	LDO 工作模式配置寄存器。只有该寄存器的高 16 位([31:16])写 0xA5A5 时才能写这位。 0: LDO 工作在 Active Mode 1: LDO 工作在 Standby Mode
1	FLASH_MODE_SEL	R/W	0x0	在 deepsleep 和 stop 模式下, FLASH 的低功耗状态。只有该寄存器的高 16 位([31:16])写 0xA5A5 时才能写这位。 0: 选择 FLASH 可进入 sleep mode 1: 选择 FLASH 可进入 power down mode 注意: 需根据 EFC 控制器里的低功耗寄存器使用, 才能让 FLASH 真正进入 sleep mode 或者 power down mode。
0	STOPMODE_SEL	R/W	0x0	停止模式选择寄存器。只有该寄存器的高 16 位 ([31:16])写 0xA5A5 时才能写这位。 1: 停止模式 (STOP mode) 有效 0: 停止模式 (STOP mode) 无效 注意: 在进入停止模式或 deepsleep 模式前, 请根据系统频率对 EFC 时序控制寄存器(Time)的 Freq[7:0]进行设定

3.6.20 REMAP 寄存器/REMAP_ADDR

偏移:0x7C, 复位值: 0x00000003

位	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	REMAP	R	0x0	eFlash 地址 remap 标志位: 0: eFlash 地址没有重映射, Bootloader 启动 1: eFlash 地址进行重映射, Main 区启动
1	REMAP_IM	W	0x1	立即进行 remap 操作, 但是系统不发生复位: 0: 立即进行 eFlash 地址重映射 1: eFlash 地址不进行重映射
0	SOFT_RESETN	W	0x1	软复位, 当此位写 0 时, 会产生一次软件复位, 复位 CPU 及 AHB/APB 总线上的所有 IP。并且, eFlash 地址重新映射 (remap 为 1)。 0: 系统进行软复位 1: 系统不进行软复位

3.6.21 中断向量地址重映射寄存器/VECTOR_OFFSET

偏移: 0x80, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:10	VECTOROFFSET	R/W	0x0	中断向量重映射功能使能后, 中断向量的基地址是本寄存器中的值
9:1	RSV	-	-	保留
0	VECTOROFFSET_EN	R/W	0x0	中断向量重映射功能使能: 0: 不使能中断向量重映射功能 1: 使能中断向量重映射功能

3.6.22 随机数控制寄存器/RNG_CR

偏移: 0x84, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	RNG_EN	R/W	0x0	1: 随机数使能 0: 随机数禁止

3.6.23 随机数种子寄存器/RNG_SEED

偏移: 0x88, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:0	RNG_SEED	R/W	0x0	随机数种子寄存器

3.6.24 随机数数据寄存器/RNG_DATA

偏移: 0x8C, 复位值: 0x00FF00FF

位	名称	属性	复位值	描述
31:0	RNG_DATA	R	0x00FF00FF	随机数寄存器。读取此寄存器，读出随机数值。

3.6.25 保留寄存器 0/Reserved0

偏移: 0xA0, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:0	RSV	R/W	0x0	保留

注意: POR/PDR/BOR 和外部复位才能复位此寄存器。

3.6.26 保留寄存器 1/Reserved1

偏移: 0xA4, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:0	RSV	R/W	0x0	保留

4 EFC

4.1 概述

Eflash 控制器用于在 CPU 的控制下完成对 Eflash 储存器的读、写、擦等操作。

4.2 主要特性

- 32 位 Flash 读，32 位 Flash 编程
- 支持 page 擦除和 chip 擦除操作流程
- Flash 控制器支持连续编程（SWD 接口烧录 APP 程序等情况时，可采用此模式，可以节省时间）
- 读等待时间可以配置
- 支持擦写保护功能
- 页擦除时间 25ms，批量擦除时间 25ms，32 位编程时间 25 μ s，读时间 23ns（typ）
- 支持编程和擦除后自动回读校验
- 支持使用密钥加解密

4.3 功能描述

4.3.1 Flash 控制器

Flash 控制器可以完成对 Flash 的读、写、擦除等操作。

Flash 控制器要求在 >1MHz 频率下进行擦写。用户需要根据实际运行频率配置 EFC_TIME 寄存器。

可以对 Flash 编程 32 位宽的数据，编程前需要解锁操作。

Flash 控制器支持连续编程。在此 Flash 以外的存储器上（比如片上 SRAM，或者 SWD 烧录 APP 时）运行连续编程的程序能节省时间。

每次擦除之后到下次擦除之前，每个 32 位的地址最多可以被编程 2 次，每个数据位只能有一次被编程成 0。数据位不会从 0 编程成 1。

控制器具有写入校验功能，可以在单次写入模式下自动检查 Flash 中的内容是否为写入的内容。

控制器具有擦除校验功能，可以在页擦除和批量擦除模式下自动检查 Flash 中的数据位是否全部变为 1。

4.3.2 寄存器控制

通过寄存器可以对 Flash 控制器进行控制，详见“4.4 寄存器描述”章节。

4.3.3 存储器地址映射

表 4-1: 存储器地址映射表

功能模块区域	SYS BOOT	MAIN FLASH BOOT	Size
	REMAP=0	REMAP=1	
	Address range (start addr. ~ end addr.)	Remap Address Range (start addr ~end addr)	
用户选项区	0x1101_1000 ~ 0x1101_17FF		2KB
MAIN FLASH	0x1000_0000 ~ 0x1000_7FFF	0x0000_0000 ~ 0x0000_7FFF	32KB

4.4 寄存器描述

EFC 寄存器基地址: 0x4002_2000

表 4-2: EFC 寄存器列表

偏移地址	名称	描述
0x00	EFC_CTRL	控制寄存器
0x04	EFC_TIME	时序寄存器
0x08	EFC_SEC	安全操作寄存器
0x0C	EFC_STATUS	状态寄存器
0x10	EFC_INT_STATUS	中断状态寄存器
0x14	EFC_INT_EN	中断使能寄存器
0x18	EFC_LPCR	低功耗控制寄存器
0x1C	EFC_ADDR_REC	最后操作地址寄存器

4.4.1 控制寄存器/EFC_CTRL

偏移: 0x00, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:6	RSV	-	-	保留
5	Erase_Verify	R/W	0x0	擦除校验使能位: 1: 使能擦除校验 0: 不使能擦除校验
4	Program_Verify	R/W	0x0	编程校验使能位 (仅在使用单次编程时有 效): 1: 使能编程校验 0: 不使能编程校验

位	名称	属性	复位值	描述
3	Mass_Erase	R/W	0x0	批量擦除模式选择位（擦除 main 区全部页）： 1：选择批量擦除模式 0：不选择批量擦除模式
2	Erase	R/W	0x0	页擦除模式选择位： 1：选择页擦除模式 0：不选择页擦除模式
1	Continues_Program	R/W	0x0	连续编程模式选择位： 1：选择连续编程模式 0：不选择连续编程模式
0	Program	R/W	0x0	单次编程模式选择位： 1：选择单次编程模式 0：不选择单次编程模式

注：第 0 ~ 3 位只能选用其中一个。

4.4.2 时序寄存器/EFC_TIME

偏移：0x04，复位值：0x0000402F

位	名称	属性	复位值	描述
31:24	Reg_Wr_Enable	W	0x0	此域写 A5 时,可对此寄存器写入 0xA50XXXXX
23:18	RSV	-	-	保留
17:16	Read_Extra_Cycle	R/W	0x0	读取完成后到下一次读取的额外等待时间 注：一般不用
15:12	Read_Wait_Cycle	R/W	4	读等待周期设置位，参考表 4-3，可以偏大
11:8	RSV	-	-	保留
7:0	Freq	R/W	0x2F	擦写时间标尺，请填入（EFC 运行频率-1），单位 MHz；最小值为 0，对应擦写时要求的最低频率 1MHz。 （容忍-15% ~ +50%）

Read wait cycle 与频率的关系如下表：

表 4-3: Read wait cycle 与频率的关系

频率/MHz	Read wait cycle
< 40	0
40 ~ 80	1
80 ~ 120	2
...	...

4.4.3 安全操作寄存器/EFC_SEC

偏移：0x08，复位值：0x00000000

位	名称	属性	复位值	描述
31:0	Unlock	R/W	0x0	对 Flash 编程/擦除时，需要对此寄存器进行解锁操作。 对此寄存器写入 0x55AAAA55 解除锁定，解锁后读此寄存器可以读到 1。 写入其他值会重新锁定。 开始编程/擦除时会重新锁定

4.4.4 状态寄存器/EFC_STATUS

偏移：0x0C，复位值：0x00000001

位	名称	属性	复位值	描述
31:9	RSV	-	-	保留
8	VDD	R	0x0	VDD 状态指示位： 0：正常状态 1：低电压警告 注：芯片的 LVD 信号作为 VDD 状态指示信息来源。建议打开 LVD 功能，突然掉电的情况下，如果 FLASH 正在进行 erase 动作（25ms 时间比较长），可以让 FLASH erase 操作强行退出（保护 FLASH）。其他 read/program 会进行完成，但 Program 需要 25μs，外部掉电不能太快。
7:6	RSV	-	-	保留
5:4	Low_Power	R	0x0	低功耗模式状态指示位： 11：FLASH 正在掉电模式 10：FLASH 正在睡眠模式 00：FLASH 运行模式
3	RSV	-	-	保留
2	Continues_Program_Ready	R/W	0x0	Flash 连续编程状态指示位：对此位写 0 可以退出连续编程模式。 1：正处在等待下一个连续编程的状态 0：未处在等待下一个连续编程的状态
1	RSV	-	-	保留
0	Ready	R	0x1	Flash 状态指示位： 1：Flash 状态空闲 0：Flash 状态忙

4.4.5 中断状态寄存器/EFC_INT_STATUS

偏移 0x10，复位值：0x00000000

位	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3	Erase_Verify_Failed	R/W1C	0x0	擦除校验失败状态位： 写 1 清除该位，如果中断允许，则产生中断。 1：擦除校验失败，Flash 中的数据不是全为 1 0：未出现擦除校验失败
2	Verify_Failed	R/W1C	0x0	写入校验失败状态位： 写 1 清除该位，如果中断允许，则产生中断。 1：写入校验失败，Flash 中的数据与写入数据不符 0：未出现写入校验失败
1	VDD_Low	R/W1C	0x0	VDD 电压过低中断状态位： 写 1 清除该位，如果中断允许，则产生中断。 1：发生过 VDD 电压过低警告 0：正常状态 注：从 LVD 信号过来，一般不用
0	Operation_Done	R/W1C	0x0	编程或擦除完成中断状态位： 写 1 清除该位如果中断允许，则产生中断。 1：发生了编程/擦除完成 0：未发生编程/擦除完成

4.4.6 中断使能寄存器/EFC_INT_EN

偏移 0x14，复位值：0x00000000

位	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3	Erase_Verify_Failed	R/W	0x0	擦除校验使能位： 1：使能擦除校验 0：不使能擦除校验
2	Verify_Failed	R/W	0x0	擦除校验失败中断使能位： 1：使能中断 0：不使能中断
1	VDD Low	R/W	0x0	VDD 电压过低中断使能位： 1：使能中断 0：不使能中断
0	Operation_Done	R/W	0x0	编程或擦除完成中断使能位： 1：使能中断 0：不使能中断

4.4.7 低功耗控制寄存器/EFC_LPCR

偏移 0x18, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:24	Reg_Wr_Enable	W	0x0	此域写 A5 时, 可对此寄存器写入 0xA500000X
23:4	RSV	-	-	保留
3:2	Direct_Mode	R/W	0x0	低功耗模式选项位: 11: 进入 FLASH 掉电模式 10: 进入 FLASH 睡眠模式 00/01: 跟随系统
1:0	Sys_Mode	R/W	0x0	系统进入低功耗模式时 Flash 的行为选择位: 10/11: 不进入低功耗模式 01: 进入掉电模式 00: 进入睡眠模式

4.4.8 最后操作地址寄存器/EFC_ADDR_REC

偏移: 0x1C, 复位值: 0x11017FFF

位	名称	属性	复位值	描述
31:29	RSV	-	-	保留
28:0	Addr	R	0x11017FFF	记录最近一次完成擦除或编程的地址

4.5 使用流程

4.5.1 时序设定

在使用 Flash 时, 无论进行何种操作, 都需要首先设定 EFC_TIME 寄存器, 令控制值处于正确范围。

1. 根据系统频率, 确认 Freq 域需要填入的数值 (系统频率-1), 使用编程、擦除、低功耗模式功能前需要该域数值正确 (使用低功耗模式不要求系统频率大于 1MHz, 低于 1MHz 频率下填入 0 即可)。
2. 根据系统频率, 确认 Read Wait Cycle 域需要填入的数值, 不能小于要求的数值。当需要提高系统频率时, 应当先修改 EFC_TIME 寄存器再提高系统频率; 当需要降低系统频率时, 应当先降低系统频率再修改 EFC_TIME 寄存器。
3. 一次性对 EFC_TIME 寄存器进行写入, 需要配合向 Reg Wr Enable 域写特征值。

4.5.2 单次编程

1. 配置 EFC_CTRL 寄存器，选择单次编程模式，可以选择打开编程校验。
2. 操作 EFC_SEC 寄存器解锁一次写入操作。
3. 对需要编程的地址写入编程数据。

4.5.3 连续编程

可以连续进行多次编程（控制程序运行在 Flash 以外的存储器中时才能真正地加快速度）。

1. 配置 EFC_CTRL 寄存器，选择连续编程模式。
2. 操作 EFC_SEC 寄存器解锁一次写入操作。
3. 对需要编程的地址写入编程数据。
4. 根据需要，重复 2 和 3 中的操作。
5. 完成最后一次编程后，将 0 写入 EFC_STATUS 寄存器以结束连续编程。

注：

- 只有编程数据已经准备好的情况，才建议使用。
- 如果两次编程间隔时间比较长，不建议使用连续编程模式。

4.5.4 页擦除

1. 配置 EFC_CTRL 寄存器，选择页擦除模式，可以选择打开擦除校验。
2. 操作 EFC_SEC 寄存器解锁一次写入操作。
3. 对需要擦除的页中的任意地址写任意数据。

4.5.5 批量擦除

批量擦除会擦除 Flash Main 区域所有的页。

1. 配置 EFC_CTRL 寄存器，选择批量擦除模式，可以选择打开擦除校验。
2. 操作 EFC_SEC 寄存器解锁一次写入操作。
3. 对 Main 区域中的任意地址写任意数据。

4.6 FLASH 安全控制

4.6.1 用户选项区的控制

地址 0x1101_1000 ~ 0x1101_17FF（2KB 空间）为用户选项区（页）。

用户选项区支持如下功能：

- 上电快速启动开关
- 除特殊功能区域，其他地址空间，用户可以根据需要使用
- 32 位的编程和读操作

其中部分地址具有特殊功能，如下表所示：

表 4-4：部分地址特殊功能表

名称	地址	位宽	内容
SWD_DISABLE	0x11011000	32bit	<p>禁止 SWD 接口读取 FLASH 内容： 0x55AA77EF（一级保护）：开启一级 SWD 保护，SWD 不能读出 FLASH 内容，但可以读芯片其他地方的寄存器和数据。</p> <p>0xFE77AA55（二级保护）：完全禁止 SWD 的读和写，SWD 不能读出芯片任何寄存器和数据。</p> <p>其它（默认值或其他值）：SWD 可以正常操作 FLASH 和芯片内寄存器等。</p> <p>一级保护，或者二级保护打开后，生效后修改（擦除或写）此地址会导致 FLASH MAIN 区域被擦除。</p> <p>注： 1) 写入 0x55AA77EF 或者 0xFE77AA55 后，需重新上电复位或外部复位，再预读后生效，如果没复位，SWD 功能还是可以正常使用。 2) 如果是写入其他值或者擦除这一页，开启 SWD 功能，芯片会立马生效，SWD 可以正常调试工作。</p>
REMAP	0x110110F0	32bit	<p>启动选择寄存器： 写 0x55AA77EF：MAIN 区启动(default)； 写其他值：BOOT 区启动。 注：写入 0x55AA77EF，能加快芯片上电启动</p>

4.6.2 SWD 的控制

SWD 接口是否禁止，完全由用户确定。对于 FLASH 内容，系统支持 2 种保护：

- 一级保护：开启一级 SWD 保护，SWD 不能读出 FLASH 内容，但可以读芯片其他地方的寄存器和数据。
- 二级保护：完全禁止 SWD 的读和写入，SWD 不能读出芯片任何寄存器和数据。

注意事项：

- 一级保护或者二级保护打开后，生效后修改（擦除或写）此地址会导致 FLASH MAIN 区域被擦除。
- 写入 0x55AA77EF 或者 0xFE77AA55 后，需重新上电复位或外部复位，再预读后生效，如果

没复位，SWD 功能可以正常使用。

- 如果写入其他值或者擦除这一页，开启 SWD 功能，芯片会立马生效，SWD 可以正常调试工作。

4.6.3 擦除用户选项区操作

//解锁擦写用户选项区

```
*(unsigned int*)(0x40022158) = 0x55AAAA55;
```

```
*(unsigned int*)(0x40022150) = 0xA5A55A5A;
```

5 NVIC

5.1 概述

内嵌向量中断控制器(NVIC) 是 Cortex-M0+的一个重要组成部分。它与 CPU 处理器内核紧密耦合，实现低中断延迟以及对新到中断的有效处理，外部中断信号连接到 NVIC，NVIC 将对这些中断进行优先级排序。

Cortex-M0+处理器内置了嵌套向量中断控制器（NVIC），可支持最多 32 个中断请求（IRQ）输入：有 4 个中断优先级，可处理复杂逻辑，能进行实时控制和中断处理。

所有的 NVIC 寄存器只能采用字传输。任何试图读/写半字或字节的结果都是不可预知的。

NVIC 寄存器都是小端格式。访问处理器要正确处理处理器的大小端配置。

(关于 NVIC 更详细的内容可查看 Cortex-M0+系列内核的相关官方文档)

5.2 主要特性

- 32 个外部中断，每个中断具有 4 级优先级
- 专用的不可屏蔽中断（NMI）
- 同时支持电平和脉冲中断触发
- 中断唤醒控制器，支持极低功耗休眠模式

5.3 中断源

表 5-1: 中断源

中断号	中断源
[0]	GPIO_PA
[1]	GPIO_PB
[2]	GPIO_PC
[3]	GPIO_PD
[4]	DMAC
[5]	I2C1
[6]	UART0
[7]	-
[8]	UART1
[9]	I2C0
[10]	SPI0
[11]	SPI1
[12]	-
[13]	-
[14]	TIM0 全局中断
[15]	TIM1 全局中断
[16]	TIM2 全局中断

中断号	中断源
[17]	TIM3 全局中断
[18]	LPTIMER
[19]	WWDT
[20]	UART2
[21]	UART3
[22]	WDT
[23]	TIM0_BRK
[24]	ADC
[25]	TIM0_UP
[26]	-
[27]	TIM0_TRIG_COM
[28]	LVD
[29]	TIM0_CC
[30]	FLASH interrupt
[31]	-

6 UART0/1/2/3

6.1 概述

Universal Asynchronous Receiver/Transmitter 通用异步串口收发器（以下简称 UART）是使用非常广泛的串行通信接口，支持全双工通信。通用异步串口收发器是把存储器或处理器中并行传输的数据串行的发送到外设的 UART 接收端，或接收 UART 外设的串行数据并转换为并行数据提供给处理器。UART 支持与外部接口设备的串行通信。

6.2 主要特性

- 提供标准的异步通讯数据格式
 - 生成 1 位起始位
 - 生成 1 位校验位（可设置奇校验或偶校验）或无校验位
 - 生成 1 位停止位
 - 字节从低位到高位依次传输
- 8 比特 4 级的接收 FIFO
- 可编程波特率（波特率可以根据分频器参数调整）
- 支持数据通讯及错误处理中断
 - 状态位的访问可采用查询或者中断两种方式
 - 提供 FIFO 非空、半满、全满、溢出标志
 - 提供发送数据错误和奇偶校验错误标志
- 可支持在 9600bps、19200bps、115200bps 等常见波特率进行传输
- 支持自测模式，即自己接收自己发送的数据

6.3 功能描述

根据用户需要，可配置任意波特率进行 UART 发送或者接收数据。

6.3.1 可配置任意波特率

UART 支持配置任意波特率进行数据的收发，主要由 BRPL 和 BRPH 寄存器进行配置，公式如下：

$$\text{baud} = \frac{fclk}{\{BRPH, BRPL\}}$$

例如：系统时钟 fclk 为 96 MHz，为获得 9,600 波特率，则：

$$\text{UART_BRP} = 96,000,000 \div 9,600 = 10,000 = 0x2710,$$

即 UART_BRPH = 0x27，UART_BRPL = 0x10。

6.3.2 UART 发送模式

UART 发送时可把并行数据转换成串行数据进行发送。当使用 UART 进行数据发送时，需要先配置好波特率，奇偶校验是否使能以及奇偶校验类型，使能触发中断方式。UART 一次只能发送一个字节数据，有发送数据错误检查功能。同时支持奇偶校验位功能，便于接收方对数据进行接收和检查。

6.3.3 UART 接收模式

当使用 UART 进行数据接收时，可以配置任意的波特率进行数据接收，并且可以使用奇偶校验来检查数据在传送过程中是否出现了错误。同时提供了接收 FIFO，最大可保存 4 个字节的数据。

6.3.4 接收 FIFO

提供了 8 比特 4 级 FIFO，最大可保存 4 个字节数据。主要用于缓存 UART 接收时候的数据。

6.4 寄存器描述

- UART0 寄存器基地址：0x4000_0000
- UART1 寄存器基地址：0x4000_3000
- UART2 寄存器基地址：0x4000_3400
- UART3 寄存器基地址：0x4000_3800

表 6-1: UART 寄存器列表

偏移地址	名称	描述
0x00	UART_ISR	UART 中断状态寄存器
0x04	UART_IER	UART 中断使能寄存器
0x08	UART_CR	UART 控制寄存器
0x0C	UART_TDR	UART 发送数据寄存器
0x0C	UART_RDR	UART 接收数据寄存器
0x14	UART_BRPL	UART 波特率参数低位寄存器

偏移地址	名称	描述
0x18	UART_BRPH	UART 波特率参数高位寄存器

6.4.1 中断状态寄存器/UART_ISR

偏移：0x00，复位值：0x00

位	名称	属性	复位值	描述
7:6	RSV	-	-	保留
5	FIFO_NE	R/W0C	0x0	FIFO 非空标志： FIFO_NE =0: FIFO 空 FIFO_NE =1: FIFO 非空 当 FIFO 读空时，此位自动清 0。
4	FIFO_HF	R/W0C	0x0	FIFO 半满标志： FIFO_HF =0: FIFO 非半满 FIFO_HF =1: FIFO 半满 当 FIFO 中数据读空时，此位自动清 0。
3	FIFO_FU	R/W0C	0x0	FIFO 全满标志： FIFO_FU =0: FIFO 非全满 FIFO_FU =1: FIFO 全满 当读取 FIFO 中数据，此位自动清 0。
2	FIFO_OV	R/W0C	0x0	RX-FIFO 接收溢出错误： FIFO_OV =0: 没有接收溢出错误发生 FIFO_OV =1: 发生了接收溢出错误
1	TXEND	R/W0C	0x0	UART 发送完成标志： TXEND =0: 表示发送没有完成 TXEND =1: 发送完成
0	TRE	R/W0C	0x0	UART 发送/接收奇偶校验错误标示： TRE =0: UART 发送/接收完成时无奇偶校验错误 TRE =1: UART 发送/接收完成时有奇偶校验错误

说明：中断状态寄存器主要是 FIFO 非空标志、半满标志、全满标志、溢出标志、发送完成标志和奇偶校验错误标志组成，这些标志反映了数据传输过程的状态。

6.4.2 中断使能寄存器/UART_IER

偏移：0x04，复位值：0x00

位	名称	属性	复位值	描述
31:6	RSV	-	-	保留
5	FIFO_EN	R/W	0x0	FIFO 非空中断使能： FIFO_EN =0: 禁止 FIFO_EN =1: 使能
4	FIFO_HFEN	R/W	0x0	FIFO 半满中断使能： FIFO_HFEN =0: 禁止 FIFO_HFEN =1: 使能

位	名称	属性	复位值	描述
3	FIFO_FUEN	R/W	0x0	FIFO 全满中断使能： FIFO_FUEN =0：禁止 FIFO_FUEN =1：使能
2	FIFO_OVEN	R/W	0x0	RX-FIFO 接收溢出中断使能： FIFO_OVEN =0：禁止 FIFO_OVEN =1：使能
1	TXENDEN	R/W	0x0	UART 发送完成中断使能： TXENDEN =0：禁止 TXENDEN =1：使能
0	TREEN	R/W	0x0	UART 发送/接收奇偶校验错误中断使能： TREEN =0：禁止 TREEN =1：使能

6.4.3 控制寄存器/UART_CR

偏移：0x08，复位值：0x00

位	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4	UART_LB	R/W	0x0	UART 自测模式使能控制： UART_LB =0：不使能 UART_LB =1：使能
3	UART_PD	R/W	0x0	奇偶校验使能控制： UART_PD =0：有奇偶校验 UART_PD =1：没有奇偶校验
2	FLUSH	R/W	0x0	清除 uart 接收 FIFO 中的数据和指针： FLUSH=0，不清除 FLUSH=1，清除
1	TRS	R/W	0x0	UART 发送数据标志： TRS =0：发送数据不使能 TRS =1：发送数据使能
0	ODD_EN	R/W	0x0	奇偶校验方式选择： ODD_EN =0：偶校验 Even Parity ODD_EN =1：奇校验 Odd Parity

说明：控制寄存器主要控制 UART 发送使能，奇偶校验使能及类型，FIFO 数据清除，自测模式。

6.4.4 发送数据寄存器/UART_TDR

偏移：0x0C，复位值：0x00

位	名称	属性	复位值	描述
7:0	UARTDATA	WO	0x0	存放待发送的数据

6.4.5 接收数据寄存器/UART_RDR

偏移：0x0C，复位值：0x00

位	名称	属性	复位值	描述
7:0	UARTDATA	R	0x0	存放接收到的数据

6.4.6 波特率参数低位寄存器/UART_BRPL

偏移：0x10，复位值：0x74

位	名称	属性	复位值	描述
7:0	UARTBRPL	R/W	0x74	波特率参数寄存器 UARTBRPH、UARTBRPL 构成 16 位分频器。

6.4.7 波特率参数高位寄存器/UART_BRPH

偏移：0x14，复位值：0x01

位	名称	属性	复位值	描述
7:0	UARTBRPH	R/W	0x01	波特率参数寄存器 UARTBRPH、UARTBRPL 构成 16 位分频器。

6.5 使用流程

6.5.1 串口的发送和接收

1. 配置系统配置寄存器的串口模块时钟。
2. 配置系统配置寄存器的串口模块复位使能。
3. 配置系统配置寄存器的串口引脚复用功能。
4. 配置串口控制寄存器（清除接收 FIFO 中的数据和指针）。
5. 配置串口控制寄存器（奇偶校验位等）。
6. 配置波特率。
7. 配置串口中断。
8. 配置串口中断使能寄存器(是否使用中断)。
9. 使能串口。

6.5.2 串口初始化

1. 清除 UART_CR 寄存器，写 0 清除。
2. 设置 UART_CR.FLUSH，清除 FIFO 中数据及 FIFO 指针。
3. 清空 FIFO 完成后，还原状态（避免 FIFO 一直处在清空状态，无法接收数据）。
4. 配置串口奇偶校验方式。
5. 配置波特率 UART_BPRL[7:0]和 UARTBPRH[7:0]。
6. 清除 UART_ISR 寄存器，写 0 清除。
7. 配置 UART_IER，中断使能寄存器，是否产生相应的中断脉冲。

6.5.3 串口发送字节

1. 发送、接收数据前软件可以配置波特率参数、奇偶校验类型、中断使能。
2. 设置 UART_CR.TRS=1；
3. 写入第一个字节数据到 UART_TDR。
4. 查询发送完成标志 UART_ISR.TXEND，如果 TXEND=1 表示当前数据发送完成；软件清除此位（写 0 清除）。
5. 如果发送出错：UART 产生中断或者查询 SCCISR 寄存器标志，判断错误类型，执行相应的错误处理，处理完之后软件清除标志位。
6. 可以继续写入下一个字节到 UART_TDR。

6.5.4 串口接收字节

1. 发送、接收数据前软件可以配置波特率参数、奇偶校验类型、中断使能。
2. 接收数据，查询 UART_ISR 标志位或者等待中断，FIFO_NE（即接收数据 FIFO 非空），或者 FIFO_HF（即接收数据 FIFO 半满），或者 FIFO_FU（即接收数据 FIFO 全满）；查询到相应标志位则读取 UART_RDR 中的数据，FIFO 相应的标志位自动清除。
3. 接收错误处理：等待中断或者查询 UART_ISR 寄存器标志位，判断错误类型，执行相应的错误处理，处理完之后软件清除标志位。
4. 继续接收数据。

7 SPI0/1

7.1 概述

串行外设接口（Serial Peripheral Interface, SPI）是外部设备通过 3 线或 4 线交换数据的串行同步通讯手段。芯片提供了一个 SPI 模块，可配置为主器件（主设备）或从器件（从设备）模式，实现与外部的串行通信。

7.2 主要特性

- 全双工 4 线或半双工 3 线串行同步收发
- 支持主/从模式
- 可编程时钟极性和相位
- 可编程比特速率
- 从模式最大频率为系统频率/2
- 传输结束中断标志
- 写冲突错标志
- 主模式错误检测、保护和中断标志
- 内置 8 字节 FIFO
- 支持 DMA 单字传输
- 支持 2 个从器件

7.3 功能描述


为了兼容不同的串行外设，SPI 串行时钟的时序可以通过时钟相位选择位（SPICx.CPHA）和时钟极性选择位（SPICx.CPOL）设置产生 4 种不同的组合。为保证数据正确传输，主、从器件的时序配置必须一致。

当处于从器件模式或 SPI 系统使能位（SPICR.SPIEN）位为 0 时，SPI 的 SCK 引脚无串行时钟输出。

7.3.1 时钟相位 CPHA=0

CPHA=0 时，SPI 模块在串行时钟的第一个跳变沿采样数据，即：

- 若 CPOL=1，在串行时钟的下降沿采样数据。
- 若 CPOL=0，在串行时钟的上升沿采样数据。如下图所示：




(*): normally MSBit of byte just received

图 7-1: SPI 数据/时钟时序图 (CPHA=0)

7.3.2 时钟相位 CPHA=1

CPHA=1 时, SPI 模块在串行时钟的第二个跳变沿采样数据, 即:

- 若 CPOL=1, 在串行时钟的上升沿采样数据;
- 若 CPOL=0, 在串行时钟的下降沿采样数据。如下图所示:



(*): normally LSBit of byte just received

图 7-2: SPI 数据/时钟时序图 (CPHA=1)

7.3.3 从器件 SSN

若 SPI 为从器件, 则 CPHA=0 时, SSN 引脚必须在每字节数据传输后拉高, 以便可以拉低启动下一字节传输, 并避免产生写冲突错误。如下图所示:




图 7-3: SPI SSN 时序图 (CPHA=0)

CPHA=1 时，从器件的 SSN 引脚可在连续数据传输时一直为低。如图 7-4 所示：




图 7-4：SPI SSN 时序图（CPHA=1）

7.4 寄存器描述

- SPI0 寄存器基地址：0x4000_0800
- SPI1 寄存器基地址：0x4000_0C00

表 7-1：SPI 寄存器列表

偏移地址	名称	描述
0x00	SPICR	SPI 配置寄存器
0x04	SPICS0	SPI 主模式控制寄存器 0
0x08	SPICS1	SPI 主模式控制寄存器 1
0x14	SPIOPCR	SPI 过程控制寄存器
0x18	SPIIE	SPI 中断控制寄存器
0x1C	SPIIF	SPI 中断标志寄存器
0x20	SPITXBUF	SPI 发送缓存寄存器
0x24	SPIRXBUF	SPI 接收缓存寄存器
0x28	DMA_SPIRX_LEV	SPI DMA 接收设置寄存器
0x2c	DMA_SPITX_LEV	SPI DMA 发送设置寄存器

7.4.1 SPI 配置寄存器/SPICR

偏移：0x00，复位值：0x00000A20

位	名称	属性	复位值	描述
31:15	RSV	-	-	保留
14	SSN_PD	R/W	0x0	从机模式下，软件拉低 SSN 信号的使能。 注意：必须分两步写此寄存器，先切换成从机模式，再配置此位，否则会引起通信时序错误。 1：软件拉低 SSN 信号，忽略外部 SSN 引脚 0：使用外部 SSN 引脚的信号
13	DMA_TX_EN	R/W	0x0	DMA TX 使能： 1：使能 DMA TX 请求 0：关闭 DMA TX 请求
12	DMA_RX_EN	R/W	0x0	DMA RX 使能： 1：使能 DMA RX 请求 0：关闭 DMA RX 请求

位	名称	属性	复位值	描述
11	FLTEN	R/W	0x1	Slave 输入管脚滤波使能 (SSN/SCK/MOSI): 1: 不滤波 0: 使能 4ns 滤波
10	SSN_M	R/W	0x0	Master 模式下 SSN 控制模式选择: 1: 每发送完 8bit 后 Master 拉高 SSN, 维持高电平时间由 WAIT 寄存器控制 0: 每发送完 8bit 后 Master 保持 SSN 为低, 维持低电平时间由 WAIT 寄存器控制
9	TXO_AC	R/W	0x1	TXONLY 硬件自动清零的使能: 1: TXONLY 硬件自动清零有效, 软件使能 TXO 后, 等待发送完毕后, 硬件清零 0: 关闭 TXONLY 硬件自动清零 注意: 如果使能了半双工模式, 请将此位设为 0。
8	TXO	R/W	0x0	TXONLY 控制位: 1: 启动只发送模式, 接收数据不会存入 FIFO 0: 关闭只发送模式; 在半双工模式中表示只接收
7	MSPA	R/W	0x0	Master 对 MISO 信号的采样位置调整, 用于高速通信时补偿 PCB 走线延迟: 1: 采样点延迟半个 SCK 周期 0: 不调整
6	SSPA	R/W	0x0	从机对 MISO 发送位置调整: 1: 提前半个 SCK 周期发送 0: 不调整
5	MM	R/W	0x1	Master/Slave 模式选择: 1: Master 模式 0: Slave 模式
4:3	WAIT	R/W	0x0	Master 模式下, 每发完一个字节 (8 位) 后加入 (WAIT+1) 个 SCK 周期等待时间再传输下一个字节的数据
2	TRI_EN	R/W	0x0	SPI 半双工模式 (三线模式) 使能, 数据传输方向由此寄存器第 8 位 TXO 决定: 1: 使能半双工模式 0: 禁止半双工模式 数据传输方向由此寄存器第 8 位 TXO 决定
1	SSN_EN	R/W	0x0	Master 模式下, 软件控制 SSN 使能: 1: Master 模式下 SSN 输出由软件控制 0: Master 模式下 SSN 输出由硬件自动控制
0	SPI_EN	R/W	0x0	SPI 使能: 1: 使能 SPI 0: 关闭 SPI, 清空发送接收缓存

7.4.2 SPI 主模式控制寄存器 0/SPICS0

偏移: 0x04, 复位值: 0x00000008

位	名称	属性	复位值	描述
31:7	RSV	-	-	保留

位	名称	属性	复位值	描述
6	SSN0	R/W	0x0	SPI 主模式下, CS0 对应 Master 模式下, 如果 SSN_EN 为 1, 软件可以通过此位控制 SSN 输出电平: 1: SSN 输出低电平, 表示选中 0: SSN 输出高电平, 表示未选中
5:3	BAUD0	R/W	0x1	SPI 主模式下, CS0 对应 Master 模式波特率配置位: 000: $f_{PCLK}/2$ 001: $f_{PCLK}/4$ 010: $f_{PCLK}/8$ 011: $f_{PCLK}/16$ 100: $f_{PCLK}/32$ 101: $f_{PCLK}/64$ 110: $f_{PCLK}/128$ 111: $f_{PCLK}/256$
2	LSBF0	R/W	0x0	SPI 主模式下, CS0 对应帧格式: 0: 先发送 MSB 1: 先发送 LSB
1	CPHOL0	R/W	0x0	SPI 主模式下, CS0 对应时钟极性选择: 1: 串行时钟停止在高电平 0: 串行时钟停止在低电平 注: 当 SSN 为低时不能改变该位的值
0	CPHA0	R/W	0x0	SPI 主模式下, CS0 对应时钟相位选择: 1: 在第二个时钟边沿第一次采样 0: 在第一个时钟边沿第一次采样

注意:

- 当通信正在进行的时候, 不能修改[5:0]位。
- 在从机模式中, 无需配置 SSN0 和 SSN1, 也可使用此寄存器配置时钟极性、相位和选择字符的位传输顺序。

7.4.3 SPI 主模式控制寄存器 1/SPICS1

偏移: 0x08, 复位值: 0x00000008

位	名称	属性	复位值	描述
31:7	RSV	-	-	保留
6	SSN1	R/W	0x0	SPI 主模式下, CS1 对应 Master 模式下, 如果 SSN_EN 为 1, 软件可以通过此位控制 SSN 输出电平: 1: SSN 输出低电平, 表示选中 0: SSN 输出高电平, 表示未选中

位	名称	属性	复位值	描述
5:3	BAUD1	R/W	0x1	SPI 主模式下, CS1 对应 Master 模式波特率配置位: 000: $f_{PCLK}/2$ 001: $f_{PCLK}/4$ 010: $f_{PCLK}/8$ 011: $f_{PCLK}/16$ 100: $f_{PCLK}/32$ 101: $f_{PCLK}/64$ 110: $f_{PCLK}/128$ 111: $f_{PCLK}/256$
2	LSBF1	R/W	0x0	SPI 主模式下, CS1 对应帧格式: 0: 先发送 MSB 1: 先发送 LSB
1	CPHOL1	R/W	0x0	SPI 主模式下, CS1 对应时钟极性选择: 1: 串行时钟停止在高电平 0: 串行时钟停止在低电平 注: 当 SSN 为低时不能改变该位的值
0	CPHA1	R/W	0x0	SPI 主模式下, CS1 对应时钟相位选择: 1: 第二个时钟边沿是第一个捕捉边沿 0: 第一个时钟边沿是第一个捕捉边沿

注意:

- 当通信正在进行的时候, 不能修改[5:0]位。
- 在从机模式中, 无需配置 SSN0 和 SSN1, 也可使用此寄存器配置时钟极性、相位和选择字符的位传输顺序。

7.4.4 SPI 过程控制寄存器/SPIOPCR

偏移: 0x14, 复位值: 0x00000010

位	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4	SSN_STAT	R	0x1	滤波后的 SSN 引脚电平状态
3	TXBFC	R/W1C	0x0	发送缓冲清零: 软件写 1 清除发送缓存, 写 1 清 0, 写 0 无效, 读为 0
2	RXBFC	R/W1C	0x0	接收缓存清零: 软件写 1 清除接收缓存, 写 1 清 0, 写 0 无效, 读为 0
1	MERRC	R/W1C	0x0	主机错误清零: 软件写 1 清除 SPIIF.MERR 寄存器., 写 1 清 0, 写 0 无效, 读为 0
0	SERRC	R/W1C	0x0	从机错误清零: 软件写 1 清除 SPIIF.SERR 寄存器, 写 1 清 0, 写 0 无效, 读为 0

7.4.5 SPI 中断控制寄存器/SPIIE

偏移: 0x18, 复位值: 0x00007000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	rx_bit_ie	R/W	0x0	接收比特中断使能。当接收到 rx_bit_num 比特之后, 在数据写入 RXFIFO 之前, rx_bit_if 中断标志位就置 1。 0: 禁用接收比特中断使能 1: 使能接收比特中断使能
14:12	rx_bit_num	R/W	0x7	产生中断的接收比特数量。如果使能了接收比特中断, 当接收到 rx_bit_num 比特之后, 在数据写入 RXFIFO 之前, rx_bit_if 中断标志位就置 1。 注意: 此数量不可设置为 0。默认设置为 7, 即当接收到 8 位数据的最后一位时, rx_bit_if 中断会置 1。
11:10	RSV	-	-	保留
9	SSN_POS_IE	R/W	0x0	从机模式下 SSN 滤波后上升沿中断使能: 1: 使能 0: 禁止
8	RXF_IE	R/W	0x0	SPI Rx FIFO 满中断使能: 1: 使能 0: 禁止
7	TXNF_IE	R/W	0x0	SPI Tx FIFO 未中断使能: 1: 使能 0: 禁止
6	MERR_IE	R/W	0x0	Master Error 中断使能: 1: 使能 0: 禁止
5	SERR_IE	R/W	0x0	Slave Error 中断使能: 1: 使能 0: 禁止
4	RXCOL_IE	R/W	0x0	接收缓存溢出中断使能: 1: 使能 0: 禁止
3	TXCOL_IE	R/W	0x0	发送缓存溢出中断使能: 1: 使能 0: 禁止
2	CMPLT_IE	R/W	0x0	传输完成中断使能: 1: 使能 0: 禁止
1	TXBE_IE	R/W	0x0	TX Buffer Empty 中断使能: 1: 使能 0: 禁止
0	RXBF_IE	R/W	0x0	RX Buffer 中断使能: 1: 使能 0: 禁止

7.4.6 SPI 中断标志寄存器/SPIIF

偏移: 0x1C, 复位值: 0x00000086

位	名称	属性	复位值	描述
31:24	RSV	-	-	保留
23:20	RXFIFO_LEVEL	R	0x0	RX FIFO 所存数据个数
19:16	TXFIFO_LEVEL	R	0x0	TX FIFO 所存数据个数
15	rx_bit_if	R	0x0	接收比特中断标志。当接收到 rx_bit_num 比特之后, 在数据写入 RXFIFO 之前, 中断标志位就置 1。 0: 没有接收到 rx_bit_num 比特 1: 接收了 rx_bit_num 比特
14:9	RSV	-	-	保留
8	RXF	R	0x0	SPI RX FIFO 满: 1: SPI RX FIFO 满 0: SPI RX FIFO 未满
7	TXNF	R	0x1	SPI TX FIFO 未满: 1: SPI TX FIFO 未满 0: SPI TX FIFO 满
6	MERR	R	0x0	主机传输模式下传输错误标志: 1: 传输发生错误 0: 传输正常
5	SERR	R	0x0	从机模式下传输错误标志: 1: 传输发生错误 0: 传输正常
4	RXCOL	R/W	0x0	接收缓存溢出: 1: 溢出 0: 未溢出
3	TXCOL	R/W	0x0	发送缓存溢出: 1: 溢出 0: 未溢出
2	IDLE	R	0x1	SPI 空闲状态电平标志。 对于主机, 空闲是指没有数据需要发送的状态。 对于从机, 空闲是指 SSn 为高电平的状态。 1: SPI 传输空闲 0: SPI 传输进行中
1	TXBE	R	0x1	TX Buffer 空标志位: 1: 发送缓存空, 软件写 TXBUF 清零 0: 发送缓存非空
0	RXBF	R	0x0	RX Buffer 非空标志位: 1: 接收缓存非空 0: 接收缓存空

注意: 传输错误标志会在片选 (SSN) 拉高且串行时钟 (SCK) 上升沿翻转时置位, 也会在串行数据 (MOSI 或 MISO) 正在传输且片选 (SSN) 上升沿翻转时置位。传输错误标志会在 SPI 被复位或被禁用时清零, 会被过程控制寄存器中相应的传输错误标志清除位清零, 也会在切换主从模式时清零。

7.4.7 SPI 发送缓存寄存器/SPITXBUF

偏移: 0x20, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	TXBUF	W	0x0	SPI 发送缓存, 发送 FIFO 入口地址。此 IP 一共含有 8 个 Byte 的发送 FIFO, 写此地址, 将要发送的数据写入 FIFO 中。

7.4.8 SPI 接收缓存寄存器/SPIRXBUF

偏移: 0x24, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	RXBUF	W	0x0	SPI 接收缓存, 接收 FIFO 入口地址。此 IP 一共含有 8 个 Byte 的接收 FIFO, 读此地址, 将接收的数据从 FIFO 中读取出来。

7.4.9 SPI DMA 接收设置寄存器/DMA_SPIRX_LEV

偏移: 0x28, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2:0	DMA_RX_LEV	R/W	0x0	SPI 接收 FIFO DMA 请求设置 当 RX FIFO 中的数据个数大于此寄存器设置值时, 产生 DMA RX 请求。

7.4.10 SPI DMA 发送设置寄存器/DMA_SPITX_LEV

偏移: 0x2C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3:0	DMA_TX_LEV	R/W	0x0	SPI 发送 FIFO DMA 请求设置。 当 TX FIFO 中的数据个数小于此寄存器设置值时, 产生 DMA TX 请求。 说明: 此寄存器最大设置为 8

7.5 使用流程

7.5.1 SPI 引脚搭配方式

SPI 两种引脚搭配方式如下表所示：

表 7-2: SPI 两种引脚搭配方式

信号描述功能位	SPI 配置 1	SPI 配置 2
CS	SPI_CS0	SPI_CS1
MISO	SPI_MISO0	SPI_MISO1
MOSI	SPI_MOSI	SPI_MOSI
CLK	SPI_SCK	SPI_SCK

注意：引脚 SPI_CS1 和 SPI_MISO1 搭配使用，SPI_CS0 与 SPI_MISO0 搭配使用。

7.5.2 主从机连接关系




图 7-5: 主-从连接关系图

注意:

- 在半双工模式中，SPI 配置寄存器的 TXO 位决定数据传输方向。然而，在半双工接收模式中，必须给发送缓存寄存器写入空包数据（任意数据），主机才能发送出时钟，从机则不需要。
- 在单工模式中，此 SPI 模块只支持“只发送模式”，不支持“只接收模式”。在单工接收模式中，必须给发送缓存寄存器写入空包数据，主机才能发送出时钟；从机则不需要。

7.5.3 初始化程序

1. 配置开启 SPI 模块时钟与复位 PERI_RESET / PERI_CLKEN。
2. 配置相应的 GPIO 引脚复用为 SPI_SCK、SPI_MISO、SPI_MOSI、SPI_CLK。
3. 配置 SPICR.MM 位，设置主从模式。

4. 配置 SPICR.SSN_M 位，设置 SSN 控制模式。
5. 配置 SPICR.SSN_EN 位，设置 SSN 输出由软件还是硬件控制。
6. 配置 SPICx.SSNx 位和 SPI_CSx.LSBFx 位，设置 SSN 输出电平和帧格式。
7. 配置 SPICx.CPHAx 位和 SPICx.CPOLx 位，设置串行时钟相位和极性。
8. 配置 SPICx.BAUDx[2:0]位，设置串行时钟波特率（若为从器件模式则不用设置，串行时钟速率由主器件决定）。需要中断时，请配置中断中的 SPIIE 和 SPIIF 位。
9. 配置 SPICR.SPIEN，使能 SPI。

7.5.4 发送流程

- 主器件发送流程【半双工模式下】：
 1. 配置 SPICx.SSNx 拉低 SSN 引脚启动传输。
 2. 打开 SPICR.TXO,设置只发送模式，接收数据不会存入 FIFO。
 3. 等待 SPIIF.TXBE 置位，将数据写入 SPITXBUF 寄存器。
 4. 等待 SPIIF.IDLE 置位发送完成。
 5. 关闭 SPICR.TXO,设置关闭只发送模式。
 6. 传输完后将 SSN 拉高，结束传输。
- 从器件发送流程【半双工模式下】：
 1. 打开 SPICR.TXO，设置只发送模式，接收数据不会存入 FIFO。
 2. 判断 SPIIF.TNF 接收未滿。
 3. 将数据写入 SPITXBUF 寄存器。
 4. 等待 SPIIF.IDLE 置位发送完成。
 5. 关闭 SPICR.TXO，设置关闭只发送模式。

注意：在使用半双工进行收发时，主机发完要进行接收时，需要至少等待 1ms 延时才可进行接收。

7.5.5 接收流程

- 主器件接收流程【半双工模式下】：
 1. 往 TXBUF 寄存器填充数据。
 2. 等待 SPIIF.RXBF 置位，读取 SPI_RXBUF 寄存器数据。
 3. 等待 SPIIF.IDLE 置位接收完成。
- 从器件接收流程【半双工模式下】：等待 SPIIF.RXBF 置位，读取 SPIRXBUF 寄存器数据完成数据接收。

7.5.6 SPI DMA 发送流程

1. 配置 SPI DMA 发送设置寄存器 DMA_SPITX_LEV, 设置产生 DMARX 请求的 FIFO 数据个数。
2. 使能 SPICR.DMA_TX_EN 位, 使能 DMA TX 请求。
3. 配置开启 DMA 模块时钟与复位 PERI_RESET / PERI_CLKEN。
4. 配置通道控制信息寄存器 DMA_CH_CTRL_Cx。
5. 根据实际应用配置数据位宽, 流控模式 (8 位位宽、内存到外设模式)。
6. 配置【目的外设】和【源外设】握手信号 (目的外设为 SPI 发送, 源外设为 mem), 此位在用到外设的模式下起效。
7. 配置【目标地址】和【源地址】是否随数据传输递增 (原地址递增、目标地址不变)。
8. 如需使用中断, 则配置 DMA 中断指示寄存器 DMA_INT_STATUS, 使能对应的通道中断。
9. 配置【源地址】和【目标地址】及【数据块尺寸】: DMA_SRC_ADDR_Cx、DMA_DST_ADDR_Cx、DMA_CH_CTRL_Cx;
10. 等待上述配置、以及相应的原地址和目标准备就绪, 使能 DMA (DMAC_EN)。
11. 使能 DMA 通道。
12. 根据实际使用情况, 检测 DMA 中断状态寄存器 DMA_INT_STATUS。

7.5.7 SPI DMA 接收流程

1. 配置 SPI DMA 发送设置寄存器 DMA_SPIRX_LEV, 设置产生 DMARX 请求的 FIFO 数据个数。
2. 使能 SPICR.DMA_RX_EN 位, 使能 DMA RX 请求。
3. 配置开启 DMA 模块时钟与复位 PERI_RESET / PERI_CLKEN。
4. 配置通道控制信息寄存器 DMA_CH_CTRL_Cx。
5. 根据实际应用配置数据位宽, 流控模式 (8 位位宽、内存到外设模式)。
6. 配置【目的外设】和【源外设】 (目的外设为 mem, 源外设为 SPI 接收), 此位在用到外设的模式下起效。
7. 配置【目标地址】和【源地址】是否随数据传输递增 (原地址递增、目标地址不变)。
8. 如需使用中断, 则配置 DMA 中断指示寄存器 DMA_INT_STATUS, 使能对应的通道中断。
9. 配置【源地址】和【目标地址】及【数据块尺寸】: DMA_SRC_ADDR_Cx、DMA_DST_ADDR_Cx、DMA_CH_CTRL_Cx;
10. 等待上述配置、以及相应的原地址和目标准备就绪, 使能 DMA (DMAC_EN)。
11. 使能 DMA 通道。
12. 根据实际使用情况, 检测 DMA 中断状态寄存器 DMA_INT_STATUS。

8 I2C0/1

8.1 概述

控制器是一个 I2C（Inter-Integrated Circuit）主/从控制器。

8.2 主要特性

- 支持标准模式（100Kb/s），快速模式（400Kb/s）和高速模式（1Mb/s）协议
- 可配置为主机或从机模式
- 支持 7 位和 10 位地址格式
- 支持广播模式
- 自动时钟延长
- 可编程的时钟/数据时序
- 内置 4 字节的 FIFO
- 支持 DMA 传输

8.3 功能描述

根据控制寄存器的设定，这个控制器可以作为 I2C 主机设备或 I2C 从机设备。

8.3.1 I2C 主机模式

作为 I2C 主机，控制器提供了一种有效启动 I2C 事务的方法。每个事务分为以下四个阶段。

1. 开始：在开始阶段，产生一个开始条件。
2. 地址：在地址阶段，发出一个地址。
3. 数据：在数据阶段，发送一个或多个数据字节。
4. 停止：在停止阶段，产生停止条件。每个阶段都是独立控制的。

8.3.2 I2C 从机模式

作为 I2C 从机，当 I2C 事务的地址字节与地址寄存器匹配时，控制器被寻址。同时产生一个地址匹配中断，为后续软件操作做好准备。

8.3.3 广播地址

广播地址是一个特殊的地址，用于寻址 I2C 总线上所有从设备。在从机模式下，控制器会回一个 ACK 给广播地址，并置位状态寄存器的 Gencall 位。

8.3.4 自动时钟延长

当 FIFO 已满或软件还没有准备好处理下一个数据时，控制器通过延长 I2C 总线上的时钟自动暂停事务传输。主机模式和从机模式都支持自动时钟延长功能。

8.3.5 自动 ACK

通过自动应答，控制器自动为接收到的每个字节数据生成正确的应答信号。根据 I2C 总线协议，每次接收到的字节数据都会返回一个 ACK。如果最后一个字节需要返回一个 NACK，可以将命令寄存器设为 0x3。另一方面，如果软件需要确定每个字节数据的 ACK 状态，可通过启用数据接收中断来关闭自动应答。

8.3.6 数据 FIFO

控制器使用 FIFO 做为 I2C 总线的缓存。要发送或接收的数据放在 FIFO 里，一共有 4 级深度，1 个字节宽度的 FIFO。

8.4 寄存器描述

- I2C0 寄存器基地址：0x4000_5000
- I2C1 寄存器基地址：0x4000_3C00

表 8-1: I2C 寄存器列表

偏移地址	名称	描述
0x00	I2C_CTRL	控制寄存器
0x04	I2C_DATA	数据寄存器
0x08	I2C_ADDR	地址寄存器
0x0C	I2C_STATUS	状态寄存器
0x10	I2C_CMD	命令寄存器
0x14	I2C_INTEN	中断使能寄存器
0x18	I2C_SETUP	设置寄存器

8.4.1 控制寄存器/I2C_CTRL

偏移: 0x00, 复位值: 0x00001E00

位	名称	属性	复位值	描述
31:13	RSV	-	-	保留
12	Phase_start	R/W	0x1	发送开始条件使能位: 1: 使能这位, 在事务开始时发送一个开始条件。 0: 不发送开始条件 仅限主机模式。
11	Phase_addr	R/W	0x1	发送地址使能位: 1: 使能这位, 在开始条件后发送地址。 0: 不发送地址 仅限主机模式。
10	Phase_data	R/W	0x1	发送数据使能位: 1: 使能这位, 在地址阶段后发送数据。 0: 不发送数据 仅限主机模式。
9	Phase_stop	R/W	0x1	停止条件使能位: 1: 使能这位, 在事务的最后发送一个停止条件。 0: 不发送停止条件 仅限主机模式。
8	DIR	R/W	0x0	传输方向: 主机: 对该位进行设定后, 决定下一个事务传输的方向。 0: 发送 1: 接收 从机: 表示最后一个接收到的事务的传输方向。 0: 接收 1: 发送 注: 仅在主机模式下需要配置 DIR 位
7:0	DataCnt	R/W	0x0	字节数据计数器: 主机: 发送、接收字节数据的个数。0 表示 256 字节。每发送、接收一个字节数据, Data_cnt 减 1。 从机: Data_cnt 的含义取决于 DMA 模式。 DMA 无效时, 发送、接收来自主机的字节数据的个数。当控制器匹配到地址时复位成 0, 每发送、接收一个字节数据时, Data_cnt 加 1。 DMA 有效时, 发送字节数据的个数和 DMA 设置的发送个数一致, 而接收字节数据的设置无效。当匹配到从机地址时不会复位成 0, 每发送、接收一个字节数据, Data_cnt 减 1。

8.4.2 数据寄存器/I2C_DATA

偏移：0x04，复位值：0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Data	R/W	0x0	写：把一个字节数据写入 FIFO。 读：从 FIFO 中读出一个字节数据。

说明：数据寄存器是访问 FIFO 的接口。

8.4.3 地址寄存器/I2C_ADDR

偏移：0x08，复位值：0x00000000

位	名称	属性	复位值	描述
31:10	RSV	-	-	保留
9:0	Data	R/W	0x0	从机地址： 7 位地址模式，忽略高 3 位，只有低 7 位地址有效。

说明：地址寄存器保存了从机的地址。在主机模式下，它是接下来要传输的从机的地址。在从模式下，它是总线上控制器的地址。

8.4.4 状态寄存器/I2C_STATUS

偏移：0x0C，复位值：0x00006001

位	名称	属性	复位值	描述
31:15	RSV	-	-	保留
14	LineSDA	R	0x1	当前 SDA 总线状态： 1：高 0：低
13	LineSCL	R	0x1	当前 SCL 总线状态： 1：高 0：低
12	GenCall	R	0x0	当前事务的地址是一个广播地址： 仅从机模式有效。 1：广播 0：非广播
11	BusBusy	R	0x0	总线忙： 检测到开始条件时总线忙，当检测到停止条件时释放。 1：忙 0：不忙
10	ACK	R	0x0	最后接收、发送的应答位的类型： 1：ACK 0：NACK

位	名称	属性	复位值	描述
9	Cmpl	R/W1C	0x0	事务传输完成标志： 主机模式下： 1: 主机发行事务且在没有丢失总线仲裁的情况下完成了传输 0: 没有完成传输 从机模式下： 1: 指定地址的控制器的事务传输完成时 0: 没有传输完成 说明：这个状态位必须在接收下一个事务前清零，否则，下一个事务会被锁住。
8	ByteRecv	R/W1C	0x0	字节接收标志： 1: 一个字节数据已经被接收。 0: 没有字节被接收
7	ByteTrans	R/W1C	0x0	字节发送标志： 1: 一个字节数据已经被发送。 0: 没有字节被发送
6	Start	R/W1C	0x0	开始条件标志： 1: 已经发送或接收到一个起始条件或重复起始条件。 0: 无起始、重复起始条件
5	Stop	R/W1C	0x0	停止条件标志： 1: 已经发送或接收到一个停止条件。 0: 无停止条件
4	ArbLose	R/W1C	0x0	总线总裁丢失标志： 1: 控制器总线仲裁丢失（仅主机模式） 0: 未发生总线总裁丢失
3	AddrHit	R/W1C	0x0	地址匹配标志： 1: 已匹配从机地址 0: 从机地址未匹配
2	FIFOStatus	R	0x0	发送情况下，1: FIFO 非满 接收情况下，1: FIFO 非空
1	FIFOFull	R	0x0	FIFO 满标志： 1: FIFO 满 0: FIFO 非满
0	FIFOEmpty	R	0x1	FIFO 空标志： 1: FIFO 空 0: FIFO 非空

说明：状态寄存器保持了中断状态和 I2C 总线状态。

8.4.5 命令寄存器/I2C_CMD

偏移：0x10，复位值：0x00000000

位	名称	属性	复位值	描述
31:3	RSV	-	-	保留

位	名称	属性	复位值	描述
2:0	CMD	R/W	0x0	<p>写下面这些值，执行相应的动作：</p> <p>0x0：无动作</p> <p>0x1：发行一个数据事务(仅限主机)</p> <p>0x2：对接收到的数据响应 ACK</p> <p>0x3：对接收到的数据响应 NACK</p> <p>0x4：清空 FIFO</p> <p>0x5：复位 I2C 控制器（中断当前事务，复位状态寄存器和中断使能寄存器，清空 FIFO）</p> <p>当写 01x 发行一个数据事务时，CMD 位在整个事务阶段保持在 0x1，只有在事务完成或控制器丢失仲裁时才会被清零。</p> <p>注意：当所有阶段（Start, Address, Data 和 Stop）都被禁止时，控制器不会发行事务。</p>

8.4.6 中断使能寄存器/I2C_INTEN

偏移：0x14，复位值：0x00000000

位	名称	属性	复位值	描述
31:10	RSV	-	-	保留
9	Cmpl	R/W	0x0	<p>传输完成中断使能：</p> <p>主机：当主机发出一个事务并在不丢失总线仲裁的情况下完成时产生中断。</p> <p>从机：当寻址控制器的事务完成时产生中断。</p> <p>1：中断使能</p> <p>0：中断禁止</p>
8	ByteRecv	R/W	0x0	<p>接收字节数据中断使能：</p> <p>当接收到一个字节数据时产生中断。</p> <p>当这个中断使能时，自动 ACK 无效，也就是软件手动对接收到的字节数据回应 ACK/NACK。</p> <p>1：中断使能</p> <p>0：中断禁止</p>
7	ByteTrans	R/W	0x0	<p>传输字节数据中断使能：</p> <p>当完成一个字节数据传输时产生中断。</p> <p>1：中断使能</p> <p>0：中断禁止</p>
6	Start	R/W	0x0	<p>开始条件中断使能：</p> <p>当检测到开始条件或重复开始条件时产生中断。</p> <p>1：中断使能</p> <p>0：中断禁止</p>
5	Stop	R/W	0x0	<p>结束中断使能：</p> <p>当检测到结束条件时产生中断。</p> <p>1：中断使能</p> <p>0：中断禁止</p>

位	名称	属性	复位值	描述
4	ArbLose	R/W	0x0	总线仲裁丢失中断使能： 主机：当控制器丢失总线仲裁时产生中断。 1：中断使能 0：中断禁止 从机：设定无效。
3	AddrHit	R/W	0x0	地址匹配中断使能： 主机：当指定地址的从机返回 ACK 时产生中断。 从机：当控制器被寻址时产生中断。 1：中断使能 0：中断禁止
2	FIFOStatus	R/W	0x0	FIFO 非空/非满中断使能： 接收：FIFO 非满时产生中断。 传输：FIFO 非空时产生中断。 该中断取决于事务传输的方向。只有在传输方向确定后，即在地址匹配中断中使能这个中断；在传输完成中断中关闭这个中断。否则可能会产生非预期的中断。 1：中断使能 0：中断禁止
1	FIFOFull	R/W	0x0	FIFO 满中断使能： 1：中断使能 0：中断禁止
0	FIFOEmpty	R/W	0x0	FIFO 空中断使能： 1：中断使能 0：中断禁止

8.4.7 设置寄存器/I2C_SETUP

偏移：0x18，复位值：0x05252100

位	名称	属性	复位值	描述
31:29	RSV	-	-	保留
28:24	T_SUDAT	R/W	0x5	T_SUDAT 定义了 SCL 释放前的数据建立时间： 建立时间 = (4 + T_SP + T_SUDAT) * tpclk tpclk = PCLK 周期
23:21	T_SP	R/W	0x1	T_SP 定义了必须被输入滤波器抑制的尖峰的脉冲宽度： 脉冲宽度 = T_SP * tpclk
20:16	T_HDDAT	R/W	0x5	T_SUDAT 定义了 SCL 变低后的数据保持时间： 保持时间 = (4 + T_SP + T_HDDAT) * tpclk
15:14	RSV	-	-	保留

位	名称	属性	复位值	描述
13	T_SCLRatio	R/W	0x1	T_SCLRatio 和 T_SCLHi 共同决定 SCL 时钟低电平的时间。当 T_SCLRatio = 0, 高电平和低电平时间相等。当 T_SCLRatio = 1, 低电平时间大约是高电平的两倍。 SCL LOW 时间= (4 + T_SP + T_SCLHi * ratio) * tpclk 1: ratio = 2 0: ratio = 1 该位仅在主机模式下有效。
12:4	T_SCLHi	R/W	0x10	T_SCLHi 定义 SCL 时钟高电平的时间： SCL HIGH 时间= (4 + T_SP + T_SCLHi) * tpclk T_SCLHi 的值必须大于 T_SP 和 T_HDDAT。 该位仅在主机模式下有效。
3	DMAEn	R/W	0x0	使能 DMA 数据传输： 1: 有效 0: 无效
2	Master	R/W	0x0	主机或从机配置位： 1: 主机模式 0: 从机模式
1	Addressing	R/W	0x0	I2C 地址模式： 1: 10 位地址模式 0: 7 位地址模式
0	IICEn	R/W	0x0	使能 I2C 控制器： 1: 有效 0: 无效

8.5 协议描述

8.5.1 I2C 通信协议（7 位寻址）




图 8-1：主机写数据到从机




图 8-2: 主机在从机中读出数据




图 8-3: I2C 通信复合格式

- 图例:
- 数据由主机传输至从机
 - 数据由从机传输至主机
 - S: 传输开始信号
 - SLAVE ADDRESS: 从机地址
 - R/W: 传输方向选择位, 1为读, 0为写
 - A/A: 应答(ACK)或非应答(NACK)信号
 - P: 停止传输信号

I2C 的基本读写过程如下:

在图 7-1 中, 配置的方向为“写数据 (W)”。主机在广播完从机地址, 接收到应答信号后, 开始正式向从机发送数据 (DATA), 数据包的大小为 8 位, 主机每发送完一个字节数据后都要等待从机发来的应答信号 (ACK), 然后再发送下一个字节数据。发送数据包的数量没有限制。最后当数据传输结束时, 主机向从机发送一个停止传输信号 (P), 传输停止。

在图 7-2 中, 配置的方向为“读数据 (R)”。主机在广播完从机地址, 接收到应答信号后, 开始接收从机发送的数据包 (DATA), 数据包的大小为 8 位, 主机每接收完一个字节数据后都要发送一个应答信号 (ACK), 从机在收到此应答信号以后再发送下一个字节数据。接收数据包的数量没有限制。最后当主机希望停止数据传输时, 要向从机发送一个非应答信号 (NACK), 则从机停止传输。

除了基本的读写, I2C 通讯更常用的是复合格式, 即图 8-3 的情况, 在该传输中, 主机会在第一次传输的数据段 (DATA 部分) 中发送从设备内部的寄存器或存储器地址 (注意不是 SLAVE ADDRESS); 在第二次传输中, 对该地址的内容进行读写。

8.5.2 I2C 通信协议（10 位寻址）

I2C 总线的 10bit 寻址和 7bit 寻址是兼容的，这样就可以在同一个总线上同时使用 7bit 地址和 10bit 地址模式的设备。10bit 的从机地址由开始条件(S)或重复开始条件(Sr)后的两个字节数据组成。第一个字节的前 7 位是 1111 0XX，XX 是 10bit 地址的最高有效位的前两位(A9, A8)，第 8bit 是读写位，决定传输方向。第二个字节为 10bit 地址剩下的 8 位(A7-A0)。




图 8-4：主机写数据到从机




图 8-5：主机在从机中读出数据

图例：

- 数据由主机传输至从机
- 数据由从机传输至主机
- S:** 传输开始信号
- R/W:** 传输方向选择位，1为读，0为写
- SLAVE ADDRESS:** 从机地址
- A/A:** 应答(ACK)或非应答(NACK)信号
- P:** 停止传输信号

I2C 的基本读写过程如下：

在图 8-4 中，主机作为发送器向从机发送数据。当接收到 START 条件后的 7bit 地址，从机会用存在 XSAD 寄存器里的地址与接收到的第一个字节(11110XX)进行比较，并检查第 8 个 bit（读写位）是否为 0。有可能多个设备都匹配并产生应答 ACK。接下来从机开始匹配自己的地址与第二个字节的 8 个 bit (XXXXXXXX)，这时就只有一个从机匹配并产生应答 ACK。匹配完成后主机可开始向从机传输数据。被主机寻址匹配的从机会保持被寻址的状态直到接收到终止条件，或者是重复开始条件后跟着一个不同的从机地址。

在图 8-5 中，主机作为接收器从从机接收数据。在第二个应答 ACK 之前，处理过程与图 8-4 一致。在重复开始条件(Sr)之后，匹配的从机会保持被寻址的状态，此时从机会检查 Sr 之后的第一个字节的前 7bit 是否正确，并测试第 8 个 bit 是否为 1（读）。如果是，从机就认定它被作为一个发送器被寻址并产生应答 ACK。匹配完成后从机可开始向主机传输数据。

8.6 使用流程

8.6.1 初始化程序

将 I2C 接口初始化用作从机/主机的例子：

1. 配置 I2C_SETUP 的 T_SCLHi、T_SCLRatio、T_HDDAT、T_SP 及 T_SUDAT，设置 I2C 速率（从机模式下不需要配置速率）。
2. 配置 I2C_SETUP 的 Master 为 1，设置为主机模式。
3. 配置 I2C_SETUP 的 I2CEn 为 1，使能 I2C 控制器。
4. 配置 I2C_SETUP 的 Addressing，设置 7 位/10 位地址模式。

8.6.2 主机发送功能

1. 配置 I2C_CTRL 的 Phase_stop 为 1，在事务的最后发送一个停止条件；配置 I2C_CTRL 的 Phase_data 为 1，在地址阶段后发送数据；配置 I2C_CTRL 的 Phase_addr 为 1，在开始条件后发送地址；配置 I2C_CTRL 的 Phase_start 为 1，在事务开始时发送一个开始条件。
2. 配置 I2C_CTRL 的 Dir 为 0，设置主机传输方向为发送。
3. 配置 I2C_ADDR，设置从机地址。
4. 配置 I2C_CTRL 的 DataCnt，设置主机发送字节数据的个数。
5. 配置 I2C_CMD 为 1，发行一个数据事务。
6. 查询 I2C_STATUS 的 AddrHit 状态，若为 1，表示从机已响应一个事务，之后将该位写 1 清除状态。
7. 向 I2C_DATA 循环写入设置主机发送字节数据的个数的字节数据，写入后主机将自动发送数据。
8. 查询 I2C_STATUS 的 Cmpl 状态，若为 1，表示主机发行事务且在失去总线仲裁的情况下完成了传输，之后将该位写 1 清除状态。
9. 主机发送完成。

8.6.3 主机接收功能

1. 配置 I2C_CTRL 的 Phase_stop 为 1，在事务的最后发送一个停止条件；配置 I2C_CTRL 的 Phase_data 为 1，在地址阶段后发送数据；配置 I2C_CTRL 的 Phase_addr 为 1，在开始条件后发送地址；配置 I2C_CTRL 的 Phase_start 为 1，在事务开始时发送一个开始条件。
2. 配置 I2C_CTRL 的 Dir 为 1，设置主机传输方向为接收。
3. 配置 I2C_ADDR，设置从机地址。
4. 配置 I2C_CTRL 的 DataCnt，设置主机接收字节数据的个数。

5. 配置 I2C_CMD 为 1，发行一个数据事务。
6. 查询 I2C_STATUS 的 AddrHit 状态，若为 1，表示从机已响应一个事务，之后将该位写 1 清除状态。
7. 循环读取 I2C_DATA，直到接收完设置主机接收字节数据的个数的字节数据。
8. 查询 I2C_STATUS 的 Cmpl 状态，若为 1，表示主机发行事务且在丢失总线仲裁的情况下完成了传输，之后将该位写 1 清除状态。
9. 主机接收完成。

8.6.4 从机接收功能

1. 配置 I2C_ADDR，设置从机地址。
2. 配置 I2C_SETUP 的 DMAEn 为 0，设置 DMA 数据传输无效。
3. 配置 I2C_CTRL 的 DataCnt，设置从机接收来自主机的字节数据的个数。
4. 查询 I2C_STATUS 的 AddrHit 状态，若为 1，表示一个传输正指向控制器（包括广播模式），之后将该位写 1 清除状态。
5. 循环读取 I2C_DATA，直到接收完设置从机接收来自主机的字节数据的个数的字节数据。
6. 查询 I2C_STATUS 的 Cmpl 状态，若为 1，表示指定地址的控制器的事务传输完成，之后将该位写 1 清除状态。
7. 从机接收完成。

8.6.5 从机发送功能

1. 配置 I2C_ADDR，设置从机地址。
2. 配置 I2C_SETUP 的 DMAEn 为 0，设置 DMA 数据传输无效。
3. 配置 I2C_CTRL 的 DataCnt，设置从机发送到主机的字节数据的个数。
4. 查询 I2C_STATUS 的 AddrHit 状态，若为 1，表示一个传输正指向控制器（包括广播模式），之后将该位写 1 清除状态。
5. 向 I2C_DATA 循环写入设置从机发送到主机的字节数据的个数的字节数据，写入后从机将自动发送数据。
6. 查询 I2C_STATUS 的 Cmpl 状态，若为 1，表示指定地址的控制器的事务传输完成，之后将该位写 1 清除状态。
7. 从机发送完成。

9 DMA

9.1 概述

直接存储器访问(DMA)可以协助 CPU 进行数据搬运的工作，减轻 CPU 的工作负担并提升系统效率，支持 4 通道数据传输。

9.2 主要特性

- 支持单 MASTER 口
- 可以控制 FLASH、SRAM、SPI0、SPI1、TIMx、I2C 模块之间的数据传输，其中 FLASH 仅可以作为源地址
- 支持 Memory to Memory 模式、Memory to Peripheral 模式、Peripheral to Memory 模式、Peripheral to Peripheral 模式
- 内部含有 4 个 DMA 通道
- 数据传输的位宽可设、传输的 Block 长度可设
- Block 最大长度可设为 32767
- 分别支持源地址和目的地址的不变传输、递增传输和递减传输

9.3 寄存器描述

寄存器基地址：0x4002_0000

表 9-1: DMA 寄存器列表

偏置	名称	描述
0x00	DMA_SRC_ADDR_C0	通道 0 源传送地址寄存器
0x04	DMA_DST_ADDR_C0	通道 0 目的传送地址寄存器
0x08	DMA_CH_CTRL_C0	通道 0 控制信息寄存器
0x0C	DMA_CH_STS_C0	通道 0 传送状态寄存器
0x10	DMA_SRC_ADDR_C1	通道 1 源传送地址寄存器
0x14	DMA_DST_ADDR_C1	通道 1 目的传送地址寄存器
0x18	DMA_CH_CTRL_C1	通道 1 控制信息寄存器
0x1C	DMA_CH_STS_C1	通道 1 传送状态寄存器
0x20	DMA_SRC_ADDR_C2	通道 2 源传送地址寄存器
0x24	DMA_DST_ADDR_C2	通道 2 目的传送地址寄存器
0x28	DMA_CH_CTRL_C2	通道 2 控制信息寄存器
0x2C	DMA_CH_STS_C2	通道 2 传送状态寄存器
0x30	DMA_SRC_ADDR_C3	通道 3 源传送地址寄存器
0x34	DMA_DST_ADDR_C3	通道 3 目的传送地址寄存器
0x38	DMA_CH_CTRL_C3	通道 3 控制信息寄存器
0x3C	DMA_CH_STS_C3	通道 3 传送状态寄存器

偏置	名称	描述
0x40	DMA_CEN	DMA 控制器使能寄存器
0x44	DMA_SOFT_RESET	DMA 软复位寄存器
0x48	DMA_INT_STATUS	DMA 中断指示寄存器
0x4C	DMA_INT_MASK	DMA 中断屏蔽寄存器
0x54	DMA_PER_REQ	DMA 外设请求寄存器

9.3.1 通道源传送地址寄存器/DMA_SRC_ADDR_Cx

偏移: 0x10*x (x=0, 1, 2, 3), 复位值: 0x00000000

位	名称	属性	复位值	描述
31:21	HI_SRC_ADDR	R/W	0x0	源高位地址, 主要用于 decoder 选通
20:0	LOW_SRC_ADDR	R/W	0x0	源低位地址, 主要用于具体外设的存储访问

9.3.2 通道目的传送地址寄存器/DMA_DST_ADDR_Cx

偏移: 0x10*x+0x04 (x=0, 1, 2, 3), 复位值: 0x00000000

位	名称	属性	复位值	描述
31:21	HI_DST_ADDR	R/W	0x0	目的高位地址, 主要用于 decoder 选通
20:0	LOW_DST_ADDR	R/W	0x0	目的低位地址, 主要用于具体外设的存储访问

9.3.3 通道控制信息寄存器/DMA_CH_CTRL_Cx

偏移: 0x10*x+0x08 (x=0, 1, 2, 3), 复位值: 0x00000000

位	名称	属性	复位值	描述																				
31:30	WIDTH	R/W	0x0	数据位宽: 0: 8 位数据位宽 1: 16 位数据位宽 2: 32 位数据位宽 3: 非法, 但模块表现为 32 位的读写源和目的数据位宽一样 注: 源和目的数据位宽一样																				
29:15	XFER_SIZE	R/W	0x0	传输块大小, 对 8 位模式支持 32767 byte 的块, 对 32 位模式支持 32767 words 的块																				
14:12	FLOW_CTRL	R/W	0x0	流控模式: <table border="1" style="display: inline-table; vertical-align: top;"> <thead> <tr> <th>数据值</th> <th>源</th> <th>目的</th> <th>流控</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>Memory</td> <td>Memory</td> <td>DMAC</td> </tr> <tr> <td>1</td> <td>Memory</td> <td>Peripheral</td> <td>DMAC</td> </tr> <tr> <td>2</td> <td>Peripheral</td> <td>Memory</td> <td>DMAC</td> </tr> <tr> <td>3</td> <td>Peripheral</td> <td>Peripheral</td> <td>DMAC</td> </tr> </tbody> </table>	数据值	源	目的	流控	0	Memory	Memory	DMAC	1	Memory	Peripheral	DMAC	2	Peripheral	Memory	DMAC	3	Peripheral	Peripheral	DMAC
数据值	源	目的	流控																					
0	Memory	Memory	DMAC																					
1	Memory	Peripheral	DMAC																					
2	Peripheral	Memory	DMAC																					
3	Peripheral	Peripheral	DMAC																					
11	RSV	-	-	保留																				

位	名称	属性	复位值	描述
10:8	DST_PER	R/W	0x0	目的外设，主要用于目的外设的请求选取，具体外设分配为： 0: SPI0 发送或 GPIOD 触发发送 1: TIM1 通道事件触发发送 2: SPI1 发送 4: I2C0 发送 5: I2C1 发送 6: TIM0 发送 7: GPIOA 发送 注：参考系统控制寄存器 1 (SYSCTRL1) 描述
7:5	SRC_PER	R/W	0x0	源外设，主要用于源外设的请求选取，具体外设分配为： 0: 保留 1: SPI0 接收 2: 保留 3: SPI1 接收 4: I2C0 接收 5: I2C1 接收 6: TIM0 接收 7: GPIOA 接收或 ADC 接收 注：参考系统控制寄存器 1 (SYSCTRL1) 描述
4:3	DST_INC	R/W	0x0	目的地址递增指示位，如果有效，则目的地址将随读取的数据递增，否则保持不变 00: 地址固定不变 01: 地址递增 10: 地址递减 11: 地址固定不变
2:1	SRC_INC	R/W	0x0	源地址递增指示位，如果有效，则源地址将随读取的数据递增，否则保持不变 00: 地址固定不变 01: 地址递增 10: 地址递减 11: 地址固定不变
0	CH_EN	R/W	0x0	通道使能标志，对于 DMAC 流控时，块传送结束后自动清 0

9.3.4 通道传送状态寄存器/DMA_CH_STS_Cx

偏移: 0x10*x+0x0C (x=0, 1, 2, 3), 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:1	LENGTH	R	0x0	在 DMA 传输时，表示此通道已经传输的数据长度
0	CH_BUSY	R	0x0	通道工作状态信息： 0: Idle 1: Busy

9.3.5 DMA 控制器使能寄存器/DMAC_EN

偏移: 0x40, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	DMAC_EN	R/W	0x0	1: 使能 DMA 控制器 0: 关闭 DMA 控制寄存器

9.3.6 DMA 软复位寄存器/DMA_SOFT_RESET

偏移: 0x44, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:0	DMA_SOFT_RESET	W	-	本寄存器为写操作虚拟寄存器, 当 DMAC 模块采样到对此寄存器有写操作时, DMAC 将复位状态机以及需要复位的寄存器。没有实际的比特存在

9.3.7 DMA 中断指示寄存器/DMA_INT_STATUS

偏移: 0x48, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	INT_TC_C3	R/W	0x0	通道 3 块传输结束中断指示, 写 1 清 0
6	INT_TC_C2	R/W	0x0	通道 2 块传输结束中断指示, 写 1 清 0
5	INT_ERR_C3	R/W	0x0	通道 3 总线出错中断指示, 写 1 清 0
4	INT_ERR_C2	R/W	0x0	通道 2 总线出错中断指示, 写 1 清 0
3	INT_TC_C1	R/W	0x0	通道 1 块传输结束中断指示, 写 1 清 0
2	INT_TC_C0	R/W	0x0	通道 0 块传输结束中断指示, 写 1 清 0
1	INT_ERR_C1	R/W	0x0	通道 1 总线出错中断指示, 写 1 清 0
0	INT_ERR_C0	R/W	0x0	通道 0 总线出错中断指示, 写 1 清 0

9.3.8 DMA 中断屏蔽寄存器/DMA_INT_MASK

偏移: 0x4C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	MASK_TC_C3	R/W	0x0	通道 3 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
6	MASK_TC_C2	R/W	0x0	通道 2 块传输结束中断屏蔽, 如果为低, 将不输出 IntTc 中断, 即 IntTc=0
5	MASK_ERR_C3	R/W	0x0	通道 3 总线出错中断屏蔽; 如果为低, 将不输出 IntErr 中断, 即 IntErr=0

位	名称	属性	复位值	描述
4	MASK_ERR_C2	R/W	0x0	通道 2 总线出错中断屏蔽；如果为低，将不输出 IntErr 中断，即 IntErr=0
3	MASK_TC_C1	R/W	0x0	通道 1 块传输结束中断屏蔽，如果为低，将不输出 IntTc 中断，即 IntTc=0
2	MASK_TC_C0	R/W	0x0	通道 0 块传输结束中断屏蔽，如果为低，将不输出 IntTc 中断，即 IntTc=0
1	MASK_ERR_C1	R/W	0x0	通道 1 总线出错中断屏蔽；如果为低，将不输出 IntErr 中断，即 IntErr=0
0	MASK_ERR_C0	R/W	0x0	通道 0 总线出错中断屏蔽；如果为低，将不输出 IntErr 中断，即 IntErr=0

9.3.9 DMA 外设请求寄存器/DMA_PER_REQ

偏移：0x54，复位值：0x00000000。直接把 8 个外设请求连过来，没有实际的寄存器。

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	GPIOA_REQ	R	0	GPIOA 请求
6	GTIMER0_REQ	R	0	GTTIMER0 接收请求
5	I2C1_TX_RX_REQ	R	0	I2C1 发送接收请求
4	I2C0_TX_RX_REQ	R	0	I2C0 发送接收请求
3	SPI1_RX_REQ	R	0	SPI1 接收请求
2	SPI1_TX_REQ	R	0	SPI1 发送请求
1	SPI0_RX_REQ	R	0	SPI0 接收请求
0	SPI0_TX_REQ	R	0	SPI0 发送请求

9.4 使用流程

软件配置步骤：

1. 配置 DMA_CH_CTRL_Cx.FLOW_CTRL，选择 DMA 传输模式。
2. 配置 DMA_CH_CTRL_Cx.SRC_PER 和 DST_PER，选择外设握手信号（传输地址为外设时才需要设置）。
3. 配置 DMA_CH_CTRL_Cx.SRC_INC 和 DST_INC，选择源地址和目的地址是否递增或不变。
4. 配置 DMA_CH_CTRL_Cx.WIDTH，选择传输数据的位宽。
5. 配置 DMAC_EN 为 1，使能 DMA 控制器。
6. 配置 DMA_SRC_ADDR_Cx，配置通道源地址。
7. 配置 DMA_DST_ADDR_Cx，配置通道目的地址。
8. 配置 DMA_CH_CTRL_Cx.XFER_SIZE，配置传输块数量。
9. 配置 DMA_CH_CTRL_Cx.CH_EN，使能 DMA 通道传输。
10. 等待 DMA_CH_CTRL_Cx.CH_EN 为 0，传输完成。
11. 若使能了传输结束中断，则等待传输结束中断后再处理。

10 高级定时器 TIM0

10.1 概述

包含一个 16bit 自动重载计数器及一个可编程预分频器。

可以支持多种应用，包括如捕捉、输出比较、带死区插入的互补 PWM。

10.2 主要特性

- 16bit 向上、向下、双向自动重载计数器
- 16bit 可编程预分频器，支持实时调整计数时钟分频
- 4 个独立通道可用于输入捕捉、输出比较、PWM、单脉冲输出
- 可编程死区插入的互补输出
- 重复计数器，支持定时器多个循环后更新状态
- 两路刹车引脚输入、比较器刹车、SVD 刹车，刹车信号滤波和极性选择，刹车信号组合配置
- 支持在以下事件发生时产生中断或 DMA 事件
 - 计数器上/下溢出，计数器初始化（软件或硬件 trigger）
 - Trigger 事件（计数器启动、停止、初始化、内外部触发）
 - 输入捕捉
 - 输出比较
 - 刹车输入
- 支持增量正交编码器和霍尔传感器
- 支持外部时钟和触发输入

10.3 功能描述

10.3.1 定时单元

定时单元由一个 16 位计数器和自动重载寄存器组成。计数器可以向上、向下或双向计数。计数时钟可以通过 16 位预分频器对时钟进行分频后得到。

计数器、自动重载寄存器预分频寄存器都可以由软件改写或读取，即使在计数器正在运行时也是如此。

定时单元包含如下寄存器：

- 计数器（TIM_CNT）

- 预分频寄存器 (TIM_PSC)
- 自动重载寄存器 (TIM_ARR)
- 重复计数寄存器 (TIM_RCR)

ARR 包含预装载功能，该功能通过 ARPE (Auto Reload Preload Enable) 寄存器控制。当 ARPE=0 时，对 ARR 寄存器执行写入，写入数据将直接传入到影子寄存器；当 ARPE=1 时，对 ARR 寄存器执行写入的数据在 update event(TIM_CNT 上溢出或者下溢出)发生时，传送到影子寄存器。软件也可以通过寄存器操作主动触发 ARR 更新 (UEV)。

TIM_CNT 工作时钟由 TIM_PSC 产生的分频时钟驱动，只有在计数器使能寄存器 (CEN) 置位时，CNT 才开始计数。当 CNT=ARR 时，本轮计数结束，发送 update event。

TIM_PSC 是一个同步预分频器，能够对时钟进行 1~65536 分频。PSC 寄存器同样被缓存，改写 PSC 实际不改写影子寄存器，只有当新的 update event 到来时，才会从 PSC 更新至影子寄存器。因此在 CNT 计数过程中，软件可以实时改写 PSC，而新的预分频比将在下一更新事件发生时被采用。




图 10-1: 预分频从 1 变为 2 的波形




图 10-2：预分频从 1 变为 4 的波形

10.3.2 定时器工作模式

定时器支持向上计数、向下计数和中心计数模式。

10.3.2.1 向上计数

此模式中，计数器使能后从 0 开始计数，直到 $CNT=ARR$ ，产生溢出事件，然后重新从 0 开始计数。

如果使能了重复计数功能，则计数器按照 RCR 的定义重复上述过程若干次 ($RCR+1$)，才会产生溢出事件。

软件可以通过设置 UG 寄存器直接触发 update event，此时 CNT 和预分频计数器自动清零。设置 UG 寄存器是否触发 UIF (Update Interrupt Flag) 中断标志置位由 URS 寄存器的设置决定。

通过设置 UDIS 寄存器可以禁止 update event，这样可以避免将 preload 寄存器中的值更新到工作寄存器中。

当 update event 发生时，以下寄存器被更新，并且 UIF 置位：

- RCR 影子寄存器被更新为 TIM_RCR 内容
- ARR 影子寄存器被更新为 TIM_ARR 内容
- PSC 影子寄存器被更新为 TIM_PSC 内容




图 10-3: 向上计数波形, 内部时钟不分频




图 10-4: 向上计数波形, 内部时钟 2 分频




图 10-5: ARPE=0 (TIM_ARR 没有预装载) 时的更新事件




图 10-6: ARPE=1 (TIM_ARR 预装载) 时的更新事件

10.3.2.2 向下计数

向下计数模式中，计数器从 ARR 值开始递减，到 0 后产生下溢出事件，并且重新从 ARR 开始计数。

如果使能了重复计数功能，则计数器按照 RCR 的定义重复上述过程若干次 (RCR+1)，才会产生溢出事件。

软件可以通过设置 UG 寄存器直接触发 update event，此时 CNT 和预分频计数器自动清零。设置 UG 寄存器是否触发 UIF (Update Interrupt Flag) 中断标志置位由 URS 寄存器的设置决定。

通过设置 UDIS 寄存器可以禁止 update event，这样可以避免将 preload 寄存器中的值更新到工作寄存器中。

当 update event 发生时，以下寄存器被更新，并且 UIF 置位：

- RCR 影子寄存器被更新为 TIM_RCR 内容。
- ARR 影子寄存器被更新为 TIM_ARR 内容。
- PSC 影子寄存器被更新为 TIM_PSC 内容。




图 10-7：向下计数，内部时钟不分频




图 10-8: 向下计数, 内部时钟 2 分频




图 10-9: 向下计数, 内部时钟 2 分频




图 10-10: 向下计数, 不使用重复计数时的更新事件

10.3.2.3 中心对齐计数

在中心对齐模式下, 计数器从 0 开始向上计数, 到 ARR-1 产生上溢出事件, 然后从 ARR 开始向下计数到 1, 产生下溢出事件, 再从 0 重新开始向上计数。

CMS[1:0]寄存器用于使能中心对齐模式, 并选择中心对齐模式下的输出比较工作方式。当 CMS!=00 时为中心对齐计数, 当 CMS=01 时, 输出比较功能仅在向下计数时有效, 当 CMS=10 时, 输出比较功能仅在向上计数时有效, 当 CMS=11 时, 输出比较功能在上下计数时都有效。

中心对齐模式下, DIR 寄存器无法由软件改写, 而是随着计数方向变化硬件自动更新, 表示当前计数方向。

计数器在 overflow 和 underflow 的事件上都会更新 ARR、PSC 和 RCR 的影子寄存器。




图 10-11: 中心对齐计数器时序图, TIM_PCS=0, TIM_ARR=0x6




图 10-12: 计数器时序图, ARPE=1 时的更新事件(计数器下溢)




图 10-13: 计数器时序图, ARPE=1 时的更新事件(计数器溢出)

10.3.3 重复计数器

Update event 在计数器 overflow 或 underflow, 并且重复计数器为 0 的情况下产生。这意味着 ARR、PSC、CCR (比较/捕捉寄存器, 输出比较模式下) 的 preload 寄存器会在 N+1 次 overflow 或 underflow 之后, 才将数据传输给影子寄存器, 其中 N 是 RCR 寄存器值。

重复计数器在以下情况下递减:

- 向上计数模式下发生上溢出
- 向下计数模式下发生下溢出
- 中心计数模式下每次上溢出或者下溢出

注意, 当 update event 由软件或 slave mode controller 触发时, 更新事件会立即发生, 而不管当前 RCR 是什么值, 同时重复计数器也会被立即更新为 RCR 的值。




图 10-14: 不同模式下更新速率的例子, 及 TIM_RCR 的寄存器设置

10.3.4 Preload 寄存器

- 以下功能寄存器支持 Preload 功能:

- 自动重载寄存器 ARR
- 预分频寄存器 PSC (不可关闭 preload 功能)
- 通道控制寄存器 CCR
- CCxE 和 CCxNE 控制寄存器
- OCxM 控制寄存器

以上寄存器, 除了 PSC 之外, 都可以由软件选择使能或者禁止 preload 功能。

- 具备 Preload 功能的寄存器, 包含两组物理实体:
 - Shadow register (影子寄存器): 实际定时器正在使用的寄存器
 - Preload register (预装载寄存器): 软件可以访问的寄存器
- 当禁止 Preload 时, 具备 Preload 功能的寄存器特性如下:
 - Preload 寄存器可以实时由软件访问、改写
 - Shadow 寄存器与 Preload 寄存器同步更新
- 如果使能了 Preload, 则:
 - 所有软件操作访问的是 preload 寄存器
 - 当 update event 发生时, 所有 Preload 寄存器内容将同步被转移到对应的 shadow 寄存器

10.3.5 计数器工作时钟

计数器可以使用如下时钟工作:

- Timerx_clk——内部时钟模式

- 外部引脚输入时钟 (TIx) ——外部时钟模式 1
- 外部引脚触发输入 (ETR) ——外部时钟模式 2
- 内部触发 (ITRx) ——使用一个 timer 的触发输出 (TRGO) 作为计数时钟

10.3.5.1 内部时钟模式

内部时钟模式下，禁止从机模式 (SMS=000)，CEN、DIR、UG 等寄存器位都是软件控制。软件操作 UG 寄存器后，update 信号经过 CLK_PSC 同步后，计数器值将被重新初始化。




图 10-15: 内部时钟源模式，时钟分频因子为 1

10.3.5.2 外部时钟模式 1

此模式下直接使用外部引脚输入信号作为计数时钟，配置 SMS=111，计数边沿可以配置为上升或下降沿。




图 10-16: 外部时钟连接例子

外部输入信号在触发计数器计数前，会先经过内部时钟的同步过程，同时输入信号的有效沿会

触发 TIF 标志。




图 10-17: 外部时钟模式 1 下的时序

使用外部时钟计数时，仍然要使能 TIM 的内部时钟 (timerx_clk)，因为 TIM 要使用 timerx_clk 来对外部输入时钟进行同步和滤波。在外部时钟模式 1 下，外部输入时钟首先经过滤波和边沿选择，得到有效的计数沿，作为有效工作时钟 (CLK_PSC) 输入给预分频模块。

外部时钟同步采用简单的 2 级触发器结构，因此为了避免亚稳态，要求外部输入时钟宽度至少大于 2 个 timerx_clk 周期。

此模式下只有通道 1 和 2 的输入可以用做时钟输入，所需配置如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH2 功能。
2. 关闭通道使能，配置 TIM_CCER.CC2E=0，确保之后通道配置成功。
3. 选择输入通道，配置 TIM_CCMR1.CC2S=01，IC2 映射到 TI2。
4. 选择计数有效沿，配置 TIM_CCER.CC2P=0，选择上沿或者下沿。
5. 配置输入滤波时间，配置 TIM_CCMR1.IC2F[3:0](IC2F=0000，不进行输入滤波)。
6. 使能外部时钟模式 1，配置 TIM_SMCR.SMCR=111。
7. 选择触发输入源，配置 TIM_SMCR.TS=110，选定 TI2 作为触发输入源。
8. 打开通道使能，配置 TIM_CCER.CC2E=1。
9. 使能计数器，配置 TIM_CR1.CEN=1。

下图是一个典型的外部时钟计数模式 1 的示例：




图 10-18: 外部时钟模式 1 下的时序

10.3.5.3 外部时钟模式 2

此模式下使用 TIM_ETR 管脚输入信号的上升沿或下降沿（不支持双沿）来计数。




图 10-19: 外部触发输入框图

下图是使用 ETR 二分频后的上升沿进行计数，其中实际计数发生时间因为内部时钟的同步过程而延迟于 ETR 输入上升沿。




图 10-20：外部时钟模式 2 下的时序 1

与外部时钟模式 1 的主要差别是，ETR 输入直接被分频后再进行滤波，产生 CK_PSC 时钟，这意味着可以支持 ETR 输入频率高于 timerx_clk 的应用场景，这种情况下，需要首先对 ETR 输入进行预分频，再用于驱动计数器。

此模式所需配置如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_ETR 功能。
2. 设置 ETP 进行沿选择，TIM_SMCR.ETP=0。
3. 设置 ETR 分频比，配置 TIM_SMCR.ETPS[1:0]=01。
4. 配置输入滤波时间，TIM_SMCR.ETF[3:0]=0000。
5. 置位 ECE 寄存器，使能外部时钟模式 2，TIM_SMCR.ECE=1，TIM_SMCR.SMS=000。
6. 使能计数器，配置 TIM_CR1.CEN=1。

下图是一个典型的外部时钟模式 2 的示例：




图 10-21: 外部时钟模式 2 下的时序

在使用外部时钟模式 2 时，仍可以将 TIM 配置为 slave 模式：比如使用 ETR 输入计数，同时使用另一个 Timer 的 TRGO 作为触发信号，当触发事件到来时，复位计数器重新开始计数。

10.3.6 捕捉/比较通道

TIM 包含 4 个捕捉/比较通道，每个通道由一个捕捉比较寄存器（CCR）（包含影子寄存器）、一个捕捉输入级、一个比较输出级组成。

输入级电路会采样 TIx 输入并产生滤波后的信号 TIx_F ，然后边沿检测和极性选择产生对应的 $TIxFPx$ 信号，此信号可作为计数触发或者待捕捉信号，并且在被捕捉前经过预分频。




图 10-22: 捕获/比较通道(通道 1 输入部分)

输出级电路会产生一个输出基准信号 $OCxREF$ ，此信号固定为高电平有效，作为最终输出电路的参考输入。其中通道 1~3 支持互补输出和死区插入，通道 4 则比较简单，不支持互补输出。




图 10-23: 捕获/比较通道 1 的主电路




图 10-24: 捕获/比较通道的输出部分(通道 1 至 3)




图 10-25: 捕获/比较通道的输出部分(通道 4)

捕捉/比较寄存器（CCR）包含 Preload 寄存器和 shadow 寄存器，软件读写总是访问 Preload 寄存器。在捕捉模式下，捕捉值保存在 shadow 寄存器中并复制到 Preload 寄存器。在比较模式下，Preload 寄存器的值被拷贝到 shadow 寄存器用来与计数器比较。

10.3.7 输入捕捉模式

当 ICx 信号上出现预期的电平变换，将触发一次 capture，当前计数器值被锁存进 CCR，与此同时，CCxIF 中断标志置位，并且可以触发对应的中断或者 DMA 请求。如果一个捕捉事件在 CCxIF 为高的情况下出现，则捕捉数据冲突标志（CCxOF, Over-Capture）置位（CCR 中上次捕捉值被覆盖）。CCxIF 可以由软件清零，或者通过读取 CCR 寄存器自动清零。CCxOF 标志通过软件写 1 清零。

通过两个或更多通道配合，可以实现 PWM 信号的输入捕捉。比如要计算一个输入信号的周期和占空比，可以将此信号从 TI1 引脚输入，芯片内部将滤波后的信号取上升沿得到 TI1FP1，将滤波后的信号取下降沿得到 TI1FP2，将 TI1FP1 输入给捕捉通道 1，将 TI1FP2 输入给捕捉通道 2，即可实现通道 1 对输入信号上升沿捕捉，同时通道 2 对输入信号下降沿捕捉；捕捉中断定期发生后，软件通过 CCR1 和 CCR2 寄存器的值，即可计算输入信号的周期和占空比。

实现在 TI1 输入的上升沿捕获计数器的值到 TIM_CCR1 寄存器，配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1 功能
2. 关闭通道使能，配置 TIM_CCER.CC1E=0，确保之后通道配置成功
3. 选择输入通道，配置 TIM_CCMR1.CC1S=01, IC1 映射到 TI1
4. 选择计数有效沿，配置 TIM_CCER.CC1P，选择上沿或者下沿
5. 配置输入滤波时间，配置 TIM_CCMR1.IC1F[3:0]
6. 配置输入预分频器，配置 TIM_CCMR1.IC1PS[1:0]
7. 打开通道使能，配置 TIM_CCER.CC1E=1




图 10-26: PWM 输入捕获模式时序

若想实现 PWM 输入捕获功能，需进行如下设置：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1 功能。
2. 关闭通道使能，配置 TIM_CCER.CC1E=0，TIM_CCER.CC2E=0 确保之后通道配置成功。
3. 选择输入通道，两个通道 IC1,IC2 被映射到同一个 TI1 输入口，配置 TIM_CCMR1.CC1S=01，TIM_CCMR1.CC2S=10。
4. 选择计数有效沿，两个通道 IC1,IC2 有效沿极性相反，配置 TIM_CCER.CC1P=0，TIM_CCER.CC2P=1。
5. 配置输入滤波时间，配置 TIM_CCMR1.IC1F[3:0]，TIM_CCMR1.IC2F[3:0]。
6. 配置输入预分频器，配置 TIM_CCMR1.IC1PS[1:0]，TIM_CCMR1.IC2PS[1:0]。
7. 选择触发输入信号，配置 TIM_SMCR.TS[2:0]=101。
8. 设定从模式控制器为复位模式，配置 TIM_SMCR.SMS[2:0]=100。
9. 打开通道使能，配置 TIM_CCER.CC1E=1，TIM_CCER.CC2E=1。

10.3.8 软件 Force 输出

在比较输出模式下，软件可以直接将 OCxREF force 成特定电平，而独立于 CCR 和计数器的比较结果。

软件通过写 OCxM=101 寄存器，可以直接将 OCxREF 强制为有效（OCxREF 固定为高有效），通过写 OCxM=100 可以直接将 OCxREF 强制为无效（低电平）。但是软件 force 操作不会取消比较过程，CCR 和计数器的比较还会一直进行。

10.3.9 输出比较模式

输出比较模式下，当 CCR 与计数器值相等，OCxREF 可以被置位成有效、无效、或电平翻转。同时，中断标志也会置位，DMA 请求可以发送（改写配置寄存器）。

输出比较也可以被用于输出一个特定宽度的脉冲信号（单次输出）。使用步骤如下：

1. 选择计数时钟（内部、外部、预分频等）。
2. 向 ARR 和 CCR 寄存器写入期望数据。
3. 根据需要设置中断使能和 DMA 使能。
4. 选择输出模式。
5. 使能计数器。




图 10-27: 输出比较模式, 翻转 OC1

在不使能 Preload 的情况下, 软件可以随时改写 CCR 寄存器实现对输出波形的实时控制。如果使能了 Preload, 则 CCR shadow 寄存器仅在下一次 update event 发生时更新为 Preload 寄存器的内容。

10.3.10 PWM 输出

PWM 模式可以输出脉宽调制信号, 其周期由 ARR 寄存器决定, 占空比由 CCR 寄存器决定。

输出信号的极性可以由 CCxP 寄存器配置。PWM 模式工作中, CNT 和 CCR 实时比较。由于计数器支持边缘对齐和中央对齐计数模式, PWM 输出也支持边缘对齐和中央对齐模式。

- **PWM 边缘对齐模式**

在向上计数的情况下, 配置为 PWM 模式 1 时, OCxREF 信号在 $CNT < CCR$ 时为高电平, 否则为低电平。如果 CCR 值大于 ARR 值, 则 OCxREF 被固定为 1; 如果 CCR 为 0 则 OCxREF 被固定为 0 的。




图 10-28: 边沿对齐的 PWM 波形(ARR=7)

在向下计数时，OCxREF 电平高低定义与向上计数时相同。

● PWM 中央对齐模式

OCxREF 电平定义与边缘对齐模式相同。下图是一个示例




图 10-29: 中央对齐的 PWM 波形(APR=7)

当启动中央对齐计数时，一开始的计数方向是由 DIR 寄存器决定的；随后在计数过程中，DIR 寄存器的状态由硬件直接控制。安全起见，建议用户程序在启动计数器之前，通过 UG 寄存器做一次 update，并且在计数过程中不要改写计数器。

10.3.11 互补输出和死区插入

TIM 的通道 1~3 支持互补输出和死区插入。DTG[7:0]寄存器用于设置死区时间（对所有通道同时有效）。输出信号 OCx 与参考信号 OCxREF 同相，OCxN 与参考信号反相；OCx 的上升沿是 OCxREF 上升沿的 delay，OCxN 的上升沿是 OCxREF 下降沿的 delay。




图 10-30: 带死区插入的互补输出




图 10-31: 死区波形延迟大于负脉冲




图 10-32: 死区波形延迟大于正脉冲

10.3.12 刹车功能

刹车功能可以使用外部刹车信号或时钟故障信号激活。

当一个刹车事件发生时：

- 输出使能寄存器被异步清零，可以通过 OSSI 寄存器选择输出被强制为 inactive/idle/reset 状态
- 每个输出通道被驱动为 OISx 寄存器定义的电平
- 当互补输出使能时，输出被异步置位成 inactive 和 reset 状态，死区插入电路开始工作，在死区时间后驱动输出为 OISx 和 OISxN 定义的电平
- 刹车标志寄存器置位，根据配置可以触发中断或 DMA
- 如果使能了自动输出 (AOE=1)，输出使能位 (MOE) 将在下一个 update event 发生时被自动置位；否则 MOE 将保持为 0 直到被软件重新置位

注意 BRK 信号是电平有效的，因此在 BRK 保持有效的情况下，无法使能 MOE，同时刹车标志 BIF 也无法清除。




图 10-33: 响应刹车的输出

10.3.13 6-step PWM 输出

当某个通道使用互补输出时，OCxM, CCxE, CCxNE 寄存器支持 Preload 功能，Preload 寄存器的值在换相 (COM) 事件发生时被装载到 shadow 寄存器中。用户因此可以预先设置下一步配置，并在 COM 事件发生时同步更新所有通道。COM 事件可以由软件写 TIM_EGR 中的 COM 位触发，或者由 TRGI 上升沿硬件触发。

当 COM 事件发生时，换相标志寄存器置位，并且可以产生中断或 DMA 请求。

下图是一个 6 步换相控制的例子，当 COM 事件发生时，三个例子显示不同配置下的输出变化。




图 10-34：产生六步 PWM，使用 COM 的例子(OSSR=1)

10.3.14 单脉冲输出

单脉冲输出是比较输出模式的特殊情况，允许用户在某个事件发生后，经过可编程的延迟，输出一个可编程宽度的脉冲信号。

与其他输出模式不同的是，在下次 update event 到来时，计数器会自动停止。只有当 CCR 和计数器初值不同时，脉冲才有可能正确输出。在向上计数时，要求 $CNT < CCR \leq ARR$ ，在向下计数时，要求 $CNT > CCR$




图 10-35: 单脉冲模式的例子

图 10-35 是以 TI2 输入为计数器触发信号，计数值等于 CCR 后 OCxREF 输出低电平，计数到 ARR 后 OCxREF 回到高电平，并且计数器回滚到 0，停止计数。

实现上述功能 TI2 作为输入触发的配置如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH2 功能。
2. 关闭通道使能，配置 TIM_CCER.CC2E=0，确保之后通道配置成功。
3. 选择输入通道，配置 TIM_CCMR1.CC2S=01。
4. 选择计数有效沿，配置 TIM_CCER.CC2P=0。
5. 选择触发输入信号，配置 TIM_SMCR.TS[2:0]=110，TI2FP2 作为 TRGI。
6. 设定从模式控制器为触发模式，配置 TIM_SMCR.SMS[2:0]=110，TI2FP2 用来启动计数器。
7. 打开通道使能，配置 TIM_CCER.CC2E=1。

实现上述功能 OC1 作为输出的配置如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1 功能。
2. 关闭通道使能，配置 TIM_CCER.CC1E=0，确保之后通道配置成功。
3. 输出通道，配置 TIM_CCMR1.CC1S=00。
4. 选择计数有效沿，配置 TIM_CCMR1.OC1M=111，PWM 模式 2。
5. 打开通道使能，配置 TIM_CCER.CC1E=1。

OPM 波形产生时基的特殊设置：

1. TIM_CCR1 的值决定了 Tdelay。
2. TIM_ARR 和 TIM_CCR1 的差值决定了 Tpulse (TIM_ARR-TIM_CCR1)。
3. 设置为单脉冲模式，配置 TIM_CR1.OPM=1。

10.3.15 外部事件清除 OCxREF

OCxREF 的有效状态为高电平，通过对外部 ETR 引脚施加高电平，可以直接拉低 OCxREF，直到下一次 update event。此功能仅在输出比较和 PWM 模式下有效，无法在软件 force 模式下起作用。使能此功能需要将 OCxCE 置 1。




图 10-36: ETR 信号清除 TIM 的 OCxREF

10.3.16 编码器接口模式

编码器接口模式涉及到两个外部输入信号，TIM 根据其中一个信号的边沿相对于另一个信号的电平来决定递增还是递减计数值。下表是计数方式与两路输入信号之间的关系：

表 10-1: encoder interface 计数方式

有效沿	对应信号的电平 (TI1 对应 TI2, TI2 对应 TI1)	TI1 信号		TI2 信号	
		上升	下降	上升	下降
仅在 TI1 处计数	高	递减	递增	不计数	不计数
	低	递增	递减	不计数	不计数
仅在 TI2 处计数	高	不计数	不计数	递增	递减
	低	不计数	不计数	递减	递增
在 TI1 和 TI2 处均计数	高	递减	递增	递增	递减
	低	递增	递减	递减	递增

比如在计数器以 TI1 信号为时钟计数时，如果 TI1 上升沿采样到 TI2 为高电平，则计数器递减；如果 TI1 下降沿采样到 TI2 为高电平，则计数器递增。




图 10-37：编码器模式下的计数器操作实例

编码模式输入通道需进行如下设置：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1, TIM_CH2 功能。
2. 关闭通道使能，配置 TIM_CCER.CC1E=0, TIM_CCER.CC2E=0，确保之后通道配置成功。
3. 选择输入通道，配置 TIM_CCMR1.CC1S=01, TIM_CCMR1.CC2S=01。
4. 选择计数有效沿，配置 TIM_CCER.CC1P=0, TIM_CCER.CC2P=0。
5. 设定从模式控制器为编码模式 3，配置 TIM_SMCR.SMS[2:0]=011。
6. 打开通道使能，配置 TIM_CCER.CC1E=1, TIM_CCER.CC2E=1。

10.3.17 TIM 从机模式

TIM 作为 slave 时（外部事件触发），可配置为三种工作模式：复位模式、门控模式、触发模式。

10.3.17.1 复位模式

此模式下，外部输入的事件将导致 TIM 内部所有 Preload 寄存器重新初始化，CNT 回到 0 开始计数。以图 10-38 为例，计数器正常计数，外部 TI1 输入上升沿时，触发计数器清零，重新开始计数。配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1 功能。

2. 关闭通道使能，配置 TIM_CCER.CC1E=0 确保之后通道配置成功。
3. 选择输入通道，配置 TIM_CCMR1.CC1S=01。
4. 选择计数有效沿，配置 TIM_CCER.CC1P=0。
5. 选择触发输入信号，配置 TIM_SMCR.TS[2:0]=101，TI1FP1 作为 TRGI。
6. 设定从模式控制器为复位模式，配置 TIM_SMCR.SMS[2:0]=100。
7. 打开通道使能，配置 TIM_CCER.CC1E=1。
8. 使能计数器，配置 TIM_CR1.CEN=1。




图 10-38: 复位模式下的时序

10.3.17.2 门控模式

此模式下，计数器仅在输入信号为特定电平时工作。电平变换导致计数器开始或停止计数时，都会触发中断标志。图 10-39 例中的配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1 功能。
2. 关闭通道使能，配置 TIM_CCER.CC1E=0 确保之后通道配置成功。
3. 选择输入通道，配置 TIM_CCMR1.CC1S=01。
4. 选择计数有效沿，配置 TIM_CCER.CC1P=0。
5. 选择触发输入信号，配置 TIM_SMCR.TS[2:0]=101，TI1FP1 作为 TRGI。
6. 设定从模式控制器为门控模式，配置 TIM_SMCR.SMS[2:0]=101。
7. 打开通道使能，配置 TIM_CCER.CC1E=1。
8. 使能计数器，配置 TIM_CR1.CEN=1。




图 10-39: 门控模式下的时序

10.3.17.3 触发模式

计数器在外部输入的某个事件到来后才开始计数。图 10-40 例中的配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1 功能。
2. 关闭通道使能，配置 TIM_CCER.CC1E=0 确保之后通道配置成功。
3. 选择输入通道，配置 TIM_CCMR1.CC1S=01。
4. 选择计数有效沿，配置 TIM_CCER.CC1P=0。
5. 选择触发输入信号，配置 TIM_SMCR.TS[2:0]=101，TI1FP1 作为 TRGI。
6. 设定从模式控制器为触发模式，配置 TIM_SMCR.SMS[2:0]=110。
7. 打开通道使能，配置 TIM_CCER.CC1E=1。




图 10-40: 触发器模式下的时序

10.3.17.4 外部事件触发的外部时钟计数模式

可以将 ETR 设置为计数时钟，同时使用另一个外部输入作为计数器启动触发信号。比如在检测到 TI1 的上升沿之后，计数器开始以 ETR 输入的上升沿计数。图 10-41 例中的配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1，TIM_ETR 功能。
2. 设置 ETP 进行沿选择，TIM_SMCR.ETP=0。

3. 设置 ETR 分频比，配置 TIM_SMCR.ETPS[1:0]=01。
4. 配置输入滤波时间，TIM_SMCR.ETF[3:0]=0000。
5. 置位 ECE 寄存器，使能外部时钟模式 2, TIM_SMCR.ECE=1。
6. 关闭通道使能，配置 TIM_CCER.CC1E=0 确保之后通道配置成功。
7. 选择输入通道，配置 TIM_CCMR1.CC1S=01。
8. 选择计数有效沿，配置 TIM_CCER.CC1P=0。
9. 选择触发输入信号，配置 TIM_SMCR.TS[2:0]=101，TI1FP1 作为 TRGI。
10. 设定从模式控制器为触发模式，配置 TIM_SMCR.SMS[2:0]=110。
11. 打开通道使能，配置 TIM_CCER.CC1E=1。




图 10-41: 外部时钟模式 2 和触发模式下的时序

10.3.18 DMA 访问

TIM 支持 7 种 DMA 请求，分别为 4 个 CC 通道请求、外部触发请求、用户软件触发请求和 COM 触发请求。

其中每个 CC 通道各自产生一个 DMA 请求，在捕捉模式下用于将 CCRx 中的内容传输给 RAM，在比较模式下则用于将 RAM 中的数据写入 CCRx；CC 通道的 DMA 请求可以配置为单次传输或 Burst 传输（CCxBURSTEN），单次传输仅访问 CCRx 寄存器，Burst 传输则根据 DCR 寄存器配置对特定的一组寄存器进行访问。

此外，外部触发事件、软件触发事件和 COM 事件也可以产生 DMA 请求，当这些请求发生时，会启动 DMA Burst 传输，向 TIM 内部 1 个或多个寄存器写入数据，或者从 TIM 读取 1 个或多个寄存器值。

表 10-2: DMA 访问计数方式

DMA 请求	CCxBURSTEN	DMA.CHxCTRL.DIR	DMA 访问对象	一次传输长度
TIM_CH1	0	0	Read CCR1	1
		1	Write CCR1	
	1	0	Read DMAR	DBL
		1	Write DMAR	

DMA 请求	CCxBURSTEN	DMA.CHxCTRL.DIR	DMA 访问对象	一次传输长度
TIM_CH2	0	0	Read CCR2	1
		1	Write CCR2	
TIM_CH2	1	0	Read DMAR	DBL
		1	Write DMAR	
TIM_CH3	0	0	Read CCR3	1
		1	Write CCR3	
TIM_CH3	1	0	Read DMAR	DBL
		1	Write DMAR	
TIM_CH4	0	0	Read CCR4	1
		1	Write CCR4	
TIM_CH4	1	0	Read DMAR	DBL
		1	Write DMAR	
TIM_TRIG	N/A	0	Read DMAR	DBL
		1	Write DMAR	
TIM_UEV	N/A	0	Read DMAR	DBL
		1	Write DMAR	
TIM_COM	N/A	0	Read DMAR	DBL
		1	Write DMAR	

此外，外部触发事件、软件触发事件和 COM 事件也可以产生 DMA 请求，当这些请求发生时，会启动 DMA Burst 传输，向 TIM 内部 1 个或多个寄存器写入数据，或者从 TIM 读取 1 个或多个寄存器值。

10.3.19 DMA Burst

TIM 支持 DMA 和 DMA-Burst 访问，可以配置 TIM 在特定事件发生时触发 DMA 请求，可以将 CCR 中的捕捉结果写入 RAM，或者从 RAM 中将一个或多个寄存器内容写入 TIM 的 Preload 寄存器中。

DMA-Burst 支持一个事件触发连续多次 DMA 请求，主要作用是在事件发生后连续更新多个寄存器的内容，因此可以实现动态实时调整输出波形等功能。

DMA 控制器需将外设目标地址指向一个虚拟寄存器 TIM_DMAR。在特定的定时器事件发生时，TIM 会连续发射多个 DMA 请求。每个 DMA 对 TIM_DMAR 的写操作都会被 TIM 重新定向到实际的功能寄存器上。

DBL 寄存器用于设置 DMA burst 长度，DBA 寄存器用于设置 DMA 访问 TIM 内部的基地址（相对于 TIM_CR 的 offset）。

DMA-Burst 模式下，DMA 所有访问都要指向 DMAR 虚拟寄存器，由 TIM 自动根据访问来累加内部 offset 地址。DBA 寄存器用于指定 TIM 内部首次 DMA 传输的目标地址，而 DBL 用于指定 Burst 长度。

10.3.20 输入异或功能

通道 1~3 的输入信号可以被异或起来之后，接入到通道 1 的滤波和边沿电路输入，用于通道 1 的输入捕捉或者触发。

TIM_CR2 寄存器的 TI1S 位用于选择通道 1 的输入是否来自于三个通道输入的异或。

10.3.21 Debug 模式

当进入 debug 模式后，定时器可以停止或继续工作，其行为由 TIM_DEBUG_STOP_EN 位定义。

Debug 时当定时器被停止后，其输出会被禁止（MOE 清零），根据寄存器配置，此时的输出信号可以被 force 成 inactive 或由 GPIO 模块控制。

10.4 寄存器描述

TIM0 寄存器基地址：0x4000_6000

表 10-3: TIM0 寄存器列表

偏移地址	名称	描述
0x00	TIM0_CR1	控制寄存器 1
0x04	TIM0_CR2	控制寄存器 2
0x08	TIM0_SMCR	从机模式控制寄存器
0x0C	TIM0_DIER	DMA 和中断使能寄存器
0x10	TIM0_SR	状态寄存器
0x14	TIM0_EGR	事件产生寄存器
0x18	TIM0_CCMR1	捕捉/比较模式寄存器 1
0x1C	TIM0_CCMR2	捕捉/比较模式寄存器 2
0x20	TIM0_CCER	捕捉/比较使能寄存器
0x24	TIM0_CNT	计数器寄存器
0x28	TIM0_PSC	预分频寄存器
0x2C	TIM0_ARR	自动重载寄存器
0x30	TIM0_RCR	重复计数寄存器
0x34	TIM0_CCR1	捕捉/比较寄存器 1
0x38	TIM0_CCR2	捕捉/比较寄存器 2
0x3C	TIM0_CCR3	捕捉/比较寄存器 3
0x40	TIM0_CCR4	捕捉/比较寄存器 4

偏移地址	名称	描述
0x44	TIM0_BDTR	刹车和死区控制寄存器
0x48	TIM0_DCR	DMA 控制寄存器
0x4C	TIM0_DMAR	DMA 访问寄存器

10.4.1 控制寄存器 1/TIM0_CR1

偏移: 0x00, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:10	RSV	-	-	保留
9:8	CKD	R/W	0x0	Dead time 和数字滤波时钟频率分频寄存器 (相对 CK_INT 的分频比): 00: $t_{DTS}=t_{CK_INT}$ 01: $t_{DTS}=2*t_{CK_INT}$ 10: $t_{DTS}=4*t_{CK_INT}$ 11: RFU, 禁止使用
7	APRE	R/W	0x0	Auto-reload 预装载使能: 0: ARR 寄存器不使能 preload 1: ARR 寄存器使能 preload
6:5	CMS	R/W	0x0	计数器对齐模式选择: 00: 边沿对齐模式 01: 中央对齐模式 1, 输出比较中断标志仅在计数器向下计数的过程中置位 10: 中央对齐模式 2, 输出比较中断标志仅在计数器向上计数的过程中置位 11: 中央对齐模式 3, 输出比较中断标志在计数器向上向下计数的过程中都会置位
4	DIR	R/W	0x0	计数方向寄存器: 0: 向上计数 1: 向下计数 注意: 当定时器配置为中央计数模式或编码器模式时, 此寄存器只读
3	OPM	R/W	0x0	单脉冲输出模式: 0: Update Event 发生时计数器不停止 1: Update Event 发生时计数器停止 (自动清零 CEN)
2	URS	R/W	0x0	更新请求选择: 0: 以下事件能够产生 update 中断或 DMA 请求 <ul style="list-style-type: none"> ● 计数器上溢出或下溢出 ● 软件置位 UG 寄存器 ● 从机控制器产生 update 1: 仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求

位	名称	属性	复位值	描述
1	UDIS	R/W	0x0	禁止 update: 0: 使能 update 事件; 以下事件发生时产生 update 事件 <ul style="list-style-type: none"> ● 计数器上溢出或下溢出 ● 软件置位 UG 寄存器 ● 从机控制器产生 update 1: 禁止 update 事件, 不更新 shadow 寄存器。当 UG 置位或从机控制器收到硬件 reset 时重新初始化计数器和预分频器。
0	CEN	R/W	0x0	计数器使能: 0: 计数器关闭 1: 计数器使能 注意: 外部触发模式可以自动置位 CEN

10.4.2 控制寄存器 2/TIM0_CR2

偏移: 0x04, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:15	RSV	-	-	保留
14	OIS4	R/W	0x0	参考 OIS1
13	OIS3n	R/W	0x0	参考 OIS1N
12	OIS3	R/W	0x0	参考 OIS1
11	OIS2n	R/W	0x0	参考 OIS1N
10	OIS2	R/W	0x0	参考 OIS1
9	OIS1n	R/W	0x0	定义 OC1N 的输出 IDLE 状态: 0: 当 MOE=0 时, 经过 dead time 后, OC1N=0 1: 当 MOE=0 时, 经过 dead time 后, OC1N=1, 对于 OC1~3N, 还需要 (CCxP CCxNP)=1 来时 OCxN=1
Ois1	R/W		0x0	定义 OC1 的输出 IDLE 状态: 0: 当 MOE=0 时 (如果使能了互补输出, 需经过 dead time 后), OC1=0 1: 当 MOE=0 时 (如果使能了互补输出, 需经过 dead time 后), OC1=1, 对于 OC1~3, 还需要 (CCxP CCxNP) 来时 OCx=1
7	TI1S	R/W	0x0	选择 T1 输入: 0: T1 输入来自 CH1 引脚 1: T1 输入来自 CH1、CH2、CH3 引脚异或组合

位	名称	属性	复位值	描述
6:4	MMS	R/W	0x0	主机模式选择, 选择 TRGO 触发的方式: 000: 复位: EGR 寄存器中的 UG 位产生 TRGO 001: 使能: TRGO 由计数器使能信号产生, 包括 CEN 位和外部触发 010: 更新: 更新事件产生 TRGO 011: 比较脉冲: 发生输入捕获或比较事件, 使 CC1F 置 1 时, 产生 TRGO 100: 比较: OC1REF 产生 TRGO 101: 比较: OC2REF 产生 TRGO 110: 比较: OC3REF 产生 TRGO 111: 比较: OC4REF 产生 TRGO
3	CCDS	R/W	0x0	捕获/比较 DMA 选择: 0: 发生 CCx 事件时产生 CCxDMA 请求 1: 发生更新事件时产生 CCxDMA 请求
2	CCUS	R/W	0x0	捕获/比较控制更新选择, 选择通过何种方式更新预装载的捕获/比较控制位: 0: 仅通过将 COMG 置 1 来更新 1: 可通过将 COMG 置 1 或者 TRGI 信号来更新
1	RSV	-	-	保留
0	CCPC	R/W	0x0	捕捉/比较预装载控制: 0: CCxE, CCxNE, OCxM 寄存器不使能 preload 1: CCxE, CCxNE, OCxM 寄存器使能 preload, 使能此项后, 这些寄存器仅在发生换向事件 (COM) 时更新 注意: 此位仅在拥有互补输出功能的通道上有效

10.4.3 从机模式控制寄存器/TIM0_SMCR

偏移: 0x08, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	ETP	R/W	0x0	外部触发信号极性配置: 0: 高电平或上升沿有效 1: 低电平或下降沿有效
14	ECE	R/W	0x0	外部时钟使能: 0: 关闭外部时钟模式 2 1: 使能外部时钟模式 2, 计数器时钟为 ETRF 有效沿

位	名称	属性	复位值	描述
13:12	ETPS	R/W	0x0	外部触发信号预分频寄存器。 外部触发信号 ETRP 的频率最多只能是 TIM 工作时钟的 1/4，当输入信号频率较高时，可以使用预分频。 00: 不分频 01: 2 分频 10: 4 分频 11: 8 分频
11:8	ETF	R/W	0x0	外部触发信号滤波时钟和长度选择： 0000: 无滤波 0001: fSAMPLING=fCK_INT, N=2 0010: fSAMPLING=fCK_INT, N=4 0011: fSAMPLING=fCK_INT, N=8 0100: fSAMPLING=fDTS/2, N=6 0101: fSAMPLING=fDTS/2, N=8 0110: fSAMPLING=fDTS/4, N=6 0111: fSAMPLING=fDTS/4, N=8 1000: fSAMPLING=fDTS/8, N=6 1001: fSAMPLING=fDTS/8, N=8 1010: fSAMPLING=fDTS/16, N=5 1011: fSAMPLING=fDTS/16, N=6 1100: fSAMPLING=fDTS/16, N=8 1101: fSAMPLING=fDTS/32, N=5 1110: fSAMPLING=fDTS/32, N=6 1111: fSAMPLING=fDTS/32, N=8
7	RSV	-	-	保留
6:4	TS	R/W	0x0	触发选择，用于选择同步计数器的触发源： 000: 内部触发信号 (ITR0) 001: 内部触发信号 (ITR1) 010: 内部触发信号 (ITR2) 011: 内部触发信号 (ITR3) 100: TI1 边沿检测 (TI1F_ED) 101: 滤波后 TI1 (TI1FP1) 110: 滤波后 TI2 (TI2FP2) 111: 外部触发输入 (ETRF) 注意：仅当 SMS=000 即禁止从机模式的情况下，可以改写 TS 寄存器
3	RSV	-	-	保留

位	名称	属性	复位值	描述
2:0	SMS	R/W	0x0	从机模式选择： 000：从机模式禁止；CEN 使能后预分频电路时钟源来自内部时钟 001：Encoder 模式 1；计数器使用 TI2FP1 边沿，根据 TI1FP2 电平高低来计数 010：Encoder 模式 2；计数器使用 TI1FP2 边沿，根据 TI2FP1 电平高低来计数 011：Encoder 模式 3；计数器同时使用 TI1FP1 和 TI2FP2 边沿，根据其他输入信号电平来计数 100：复位模式；TRGI 上升沿初始化计数器，并触发寄存器 update 101：闸门模式；TRGI 为高电平时，计数时钟使能，TRGI 为低电平时，计数时钟停止 110：触发模式；TRGI 上升沿触发计数器开始计数（不会复位计数器） 111：外部时钟模式 1；TRGI 上升沿直接驱动计数器

10.4.4 DMA 和中断使能寄存器/TIM0_DIER

偏移：0x0C，复位值：0x00000000

位	名称	属性	复位值	描述
31:20	RSV	-	-	保留
19	CC4OF_disable	R/W	0x0	选择禁用 CC4OF 中断： 0：不禁用 1：禁用
18	CC3OF_disable	R/W	0x0	选择禁用 CC3OF 中断： 0：不禁用 1：禁用
17	CC2OF_disable	R/W	0x0	选择禁用 CC2OF 中断： 0：不禁用 1：禁用
16	CC1OF_disable	R/W	0x0	选择禁用 CC1OF 中断： 0：不禁用 1：禁用
15	RSV	-	-	保留
14	TDE	R/W	0x0	外部触发 DMA 请求使能： 0：从机模式下，禁止外部触发事件产生 DMA 请求 1：从机模式下，允许外部触发事件产生 DMA 请求（可用于自动更新 preload 寄存器）

位	名称	属性	复位值	描述
13	COMDE	R/W	0x0	COM 事件 DMA 请求使能： 0: COM 事件发生时，禁止产生 DMA 请求 1: COM 事件发生时，允许产生 DMA 请求
12	CC4DE	R/W	0x0	捕捉比较通道 4 的 DMA 请求使能： 0: 禁止 CC4 DMA 请求 1: 允许 CC4 DMA 请求
11	CC3DE	R/W	0x0	捕捉比较通道 3 的 DMA 请求使能： 0: 禁止 CC3 DMA 请求 1: 允许 CC3 DMA 请求
10	CC2DE	R/W	0x0	捕捉比较通道 2 的 DMA 请求使能： 0: 禁止 CC2 DMA 请求 1: 允许 CC2 DMA 请求
9	CC1DE	R/W	0x0	捕捉比较通道 1 的 DMA 请求使能： 0: 禁止 CC1 DMA 请求 1: 允许 CC1 DMA 请求
8	UDE	R/W	0x0	Update Event DMA 请求使能： 0: Update Event 发生时，禁止产生 DMA 请求 1: Update Event 发生时，允许产生 DMA 请求
7	BIE	R/W	0x0	刹车事件中断使能： 0: 禁止刹车事件中断 1: 允许刹车事件中断
6	TIE	R/W	0x0	触发事件中断使能： 0: 禁止触发事件中断 1: 允许触发事件中断
5	COMIE	R/W	0x0	COM 事件中断使能： 0: 禁止 COM 事件中断 1: 允许 COM 事件中断
4	CC4IE	R/W	0x0	捕捉/比较通道 4 中断使能： 0: 禁止捕捉/比较 4 中断 1: 允许捕捉/比较 4 中断
3	CC3IE	R/W	0x0	捕捉/比较通道 3 中断使能： 0: 禁止捕捉/比较 3 中断 1: 允许捕捉/比较 3 中断
2	CC2IE	R/W	0x0	捕捉/比较通道 2 中断使能： 0: 禁止捕捉/比较 2 中断 1: 允许捕捉/比较 2 中断
1	CC1IE	R/W	0x0	捕捉/比较通道 1 中断使能： 0: 禁止捕捉/比较 1 中断 1: 允许捕捉/比较 1 中断
0	UIE	R/W	0x0	Update 事件中断使能： 0: 禁止 Update 事件中断 1: 允许 Update 事件中断

10.4.5 状态寄存器/TIM0_SR

偏移: 0x10, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:13	RSV	-	-	保留
12	CC4OF	R/W0C	0x0	捕捉/比较通道 4 的 Overcapture 中断 参考 CC1OF
11	CC3OF	R/W0C	0x0	捕捉/比较通道 3 的 Overcapture 中断. 参考 CC1OF
10	CC2OF	R/W0C	0x0	捕捉/比较通道 2 的 Overcapture 中断. 参考 CC1OF
9	CC1OF	R/W0C	0x0	捕捉/比较通道 1 的 Overcapture 中断. 此寄存器仅在对应通道设置为输入捕捉模式的情况下有效。硬件置位, 软件清零。 0: 无 overcapture 事件 1: 在 CC1IF 标志为 1 的情况下发生新的捕捉
8	RSV	-	-	保留
7	BIF	R/W0C	0x0	刹车事件中断标志, 硬件置位, 软件写 0 清零
6	TIF	R/W0C	0x0	触发事件中断标志, 硬件置位, 软件写 0 清零
5	COMIF	R/W0C	0x0	COM 事件中断标志, 硬件置位, 软件写 0 清零
4	CC4IF	R/W0C	0x0	捕捉/比较通道 4 中断标志。 参考 CC1IF
3	CC3IF	R/W0C	0x0	捕捉/比较通道 3 中断标志。 参考 CC3IF
2	CC2IF	R/W0C	0x0	捕捉/比较通道 2 中断标志。 参考 CC2IF
1	CC1IF	R/W0C	0x0	捕捉/比较通道 1 中断标志。 如果 CC1 通道配置为输出: CC1IF 在计数值等于比较值时置位, 软件写 1 清零。 如果 CC1 通道配置为输入: 发生捕捉事件时置位, 软件清零, 或者软件读 TIM_CCR1 自动清零。
0	UIF	R/W0C	0x0	Update 事件中断标志, 硬件置位, 软件清零。 当以下事件发生时, UIF 置位, 并更新 shadow 寄存器。 <ul style="list-style-type: none"> ● 重复计数器=0, 并且 UDIS=0 的情况下, 计数器发生溢出 ● URS=0 且 UDIS=0 的情况下, 软件置位 UG 寄存器初始化计数器 ● URS=0 且 UDIS=0 的情况下, 触发事件初始化计数器

10.4.6 事件产生寄存器/TIM0_EGR

偏移：0x14，复位值：0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7	BG	W	0x0	软件刹车，软件置位此寄存器产生刹车事件，硬件自动清零
6	TIF	W	0x0	软件触发，软件置位此寄存器产生触发事件，硬件自动清零
5	COMG	W	0x0	软件 COM 事件，硬件置位，软件写 1 清零
4	CC4G	W	0x0	捕捉/比较通道 4 软件触发，参考 CC1G
3	CC3IF	W	0x0	捕捉/比较通道 3 软件触发，参考 CC1G
2	CC2IF	W	0x0	捕捉/比较通道 2 软件触发，参考 CC1G
1	CC1IF	W	0x0	捕捉/比较通道 1 软件触发： 如果 CC1 通道配置为输出：CC1IF 置位，在使能的情况下可以产生相应的中断和 DMA 请求 如果 CC1 通道配置为输入：当前计数值被捕捉到 TIM_CCR1 寄存器，CC1IF 置位，在使能的情况下可以产生相应的中断和 DMA 请求
0	UG	W	0x0	软件 Update 事件，软件置位此寄存器产生 Update 事件，硬件自动清零 软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，预分频计数器被清零。

10.4.7 捕捉/比较模式寄存器 1/TIM0_CCMR1

偏移：0x18，复位值：0x00000000。此寄存器在输出比较和输入捕捉配置下复用为两组不同功能。

10.4.7.1 输出比较模式

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	OC2CE	R/W	0x0	输出比较 2 清零使能，参考 OC1CE
14:12	OC2M	R/W	0x0	输出比较 2 模式配置，参考 OC1M
11	OC2PE	R/W	0x0	输出比较 2 预装载使能，参考 OC1PE
10	OC2FE	R/W	0x0	输出比较 2 快速使能，参考 OC1FE

位	名称	属性	复位值	描述
9:8	CC2S	R/W	0x0	捕捉/比较 2 通道选择： 00: CC2 通道配置为输出 01: CC2 通道配置为输入，IC2 映射到 TI2 10: CC2 通道配置为输入，IC2 映射到 TI1 11: CC2 通道配置为输入，IC2 映射到 TRC 注意：CC2S 仅在通道关闭时（CC2E=0）可以写
7	OC1CE	R/W	0x0	输出比较 1 清零使能： 0: OC1REF 不受 ETRF 影响 1: 检测到 ETRF 高电平时，自动清零 OC1REF
6:4	OC1M	R/W	0x0	输出比较 1 模式配置，此寄存器定义 OC1REF 信号的行为。 000: 输出比较寄存器 CCR1 和计数器 CNT 的比较结果不会影响输出 001: CCR1=CNT 时（后边沿），将 OC1REF 置高 010: CCR1=CNT 时（后边沿），将 OC1REF 置低 011: CCR1=CNT 时（后边沿），翻转 OC1REF 100: OC1REF 固定为低（inactive） 101: OC1REF 固定为高（active） 110: PWM 模式 1 –在向上计数时，OC1REF 在 CNT<CCR1 时置高，否则置低；在向下计数时，OC1REF 在 CNT>=CCR1 时置低，否则置高 111: PWM 模式 2 –在向上计数时，OC1REF 在 CNT<CCR1 时置低，否则置高；在向下计数时，OC1REF 在 CNT>=CCR1 时置高，否则置低
3	OC1PE	R/W	0x0	输出比较 1 预装载使能： 0: CCR1 preload 寄存器无效，CCR1 可以直接写入 1: CCR1 preload 寄存器有效，针对 CCR1 的读写操作都是访问 preload 寄存器，当 update event 发生时才将 preload 寄存器的内容转移到 shadow 寄存器中
2	OC1FE	R/W	0x0	输出比较 1 快速使能： 0: 关闭快速使能，trigger 输入不会影响比较输出 1: 打开快速使能，trigger 输入会立即将 OC1REF 改变为比较值匹配时的输出，而不管当前实际比较情况 此功能仅在当前通道配置为 PWM1 或 PWM2 模式时有效。

位	名称	属性	复位值	描述
1:0	CC1S	R/W	0x0	捕捉/比较 1 通道选择： 00: CC1 通道配置为输出 01: CC1 通道配置为输入，IC1 映射到 TI1 10: CC1 通道配置为输入，IC1 映射到 TI2 11: CC1 通道配置为输入，IC1 映射到 TRC 注意：CC1S 仅在通道关闭时（CC1E=0）可以写

10.4.7.2 输入捕捉模式

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:12	IC2F	R/W	0x0	输入捕捉 2 滤波
11:10	IC2PSC	R/W	0x0	输入捕捉 2 预分频
9:8	CC2S	R/W	0x0	捕捉/比较 2 通道选择： 00: CC2 通道配置为输出 01: CC2 通道配置为输入，IC2 映射到 TI2 10: CC2 通道配置为输入，IC2 映射到 TI1 11: CC2 通道配置为输入，IC2 映射到 TRC 注意：CC2S 仅在通道关闭时（CC2E=0）可以写
7:4	IC1F	R/W	0x0	输入捕捉 1 滤波：此寄存器定义 TI1 的采样频率和滤波长度 0000: 无滤波，使用 fDTS 采样 0001: fSAMPLING=fCK_INT, N=2 0010: fSAMPLING=fCK_INT, N=4 0011: fSAMPLING=fCK_INT, N=8 0100: fSAMPLING=fDTS/2, N=6 0101: fSAMPLING=fDTS/2, N=8 0110: fSAMPLING=fDTS/4, N=6 0111: fSAMPLING=fDTS/4, N=8 1000: fSAMPLING=fDTS/8, N=6 1001: fSAMPLING=fDTS/8, N=8 1010: fSAMPLING=fDTS/16, N=5 1011: fSAMPLING=fDTS/16, N=6 1100: fSAMPLING=fDTS/16, N=8 1101: fSAMPLING=fDTS/32, N=5 1110: fSAMPLING=fDTS/32, N=6 1111: fSAMPLING=fDTS/32, N=8
3:2	IC1PSC	R/W	0x0	输入捕捉 1 预分频： 00: 无分频 01: 每 2 个事件输入产生一次捕捉 10: 每 4 个事件输入产生一次捕捉 11: 每 8 个事件输入产生一次捕捉 IC1PSC 寄存器在 CC1E=0 时复位

位	名称	属性	复位值	描述
1:0	CC1S	R/W	0x0	捕捉/比较 1 通道选择： 00: CC1 通道配置为输出 01: CC1 通道配置为输入，IC1 映射到 TI1 10: CC1 通道配置为输入，IC1 映射到 TI2 11: CC1 通道配置为输入，IC1 映射到 TRC 注意：CC1S 仅在通道关闭时 (CC1E=0) 可以写

10.4.8 捕捉/比较模式寄存器 2/TIM0_CCMR2

偏移：0x1C，复位值：0x00000000。此寄存器在输出比较和输入捕捉配置下复用为两组不同功能。

10.4.8.1 输出比较模式

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	OC4CE	R/W	0x0	输出比较 4 清零使能，参考 OC1CE
14:12	OC4M	R/W	0x0	输出比较 4 模式配置，参考 OC1M
11	OC4PE	R/W	0x0	输出比较 4 预装载使能，参考 OC1PE
10	OC4FE	R/W	0x0	输出比较 4 快速使能，参考 OC1FE
9:8	CC4S	R/W	0x0	捕捉/比较 4 通道选择： 00: CC4 通道配置为输出 01: CC4 通道配置为输入，IC4 映射到 TI4 10: CC4 通道配置为输入，IC4 映射到 TI3 11: CC4 通道配置为输入，IC4 映射到 TRC 注意：CC4S 仅在通道关闭时 (CC4E=0) 可以写
7	OC3CE	R/W	0x0	输出比较 3 清零使能： 0: OC1REF 不受 ETRF 影响 1: 检测到 ETRF 高电平时，自动清零 OC1REF

位	名称	属性	复位值	描述
6:4	OC3M	R/W	0x0	输出比较 3 模式配置，此寄存器定义 OC3REF 信号的行为： 000：输出比较寄存器 CCR3 和计数器 CNT 的比较结果不会影响输出 001：CCR3=CNT 时，将 OC3REF 置高 010：CCR3=CNT 时，将 OC1REF 置低 011：CCR3=CNT 时，翻转 OC1REF 100：OC3REF 固定为低（inactive） 101：OC3REF 固定为高（active） 110：PWM 模式 1 –在向上计数时，OC1REF 在 CNT<CCR3 时置高，否则置低；在向下计数时，OC1REF 在 CNT>CCR3 时置低，否则置高 111：PWM 模式 2 –在向上计数时，OC1REF 在 CNT<CCR3 时置低，否则置高；在向下计数时，OC1REF 在 CNT>CCR3 时置高，否则置低
3	OC3PE	R/W	0x0	输出比较 3 预装载使能： 0：CCR3 preload 寄存器无效，CCR3 可以直接写入 1：CCR3 preload 寄存器有效，针对 CCR1 的读写操作都是访问 preload 寄存器，当 update event 发生时才将 preload 寄存器的内容转移到 shadow 寄存器中
2	OC3FE	R/W	0x0	输出比较 3 快速使能： 0：关闭快速使能，trigger 输入不会影响比较输出 1：打开快速使能，trigger 输入会立即将 OC3REF 改变为比较值匹配时的输出，而不管当前实际比较情况 此功能仅在当前通道配置为 PWM1 或 PWM2 模式时有效
1:0	CC3S	R/W	0x0	捕捉/比较 3 通道选择： 00：CC3 通道配置为输出 01：CC3 通道配置为输入，IC3 映射到 TI1 10：CC3 通道配置为输入，IC3 映射到 TI2 11：CC3 通道配置为输入，IC3 映射到 TRC 注意：CC3S 仅在通道关闭时（CC3E=0）可以写

10.4.8.2 输入捕捉模式

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:12	IC4F	R/W	0x0	输入捕捉 4 滤波
11:10	IC4PSC	R/W	0x0	输入捕捉 4 预分频

位	名称	属性	复位值	描述
9:8	CC4S	R/W	0x0	捕捉/比较 4 通道选择： 00: CC4 通道配置为输出 01: CC4 通道配置为输入，IC4 映射到 TI4 10: CC4 通道配置为输入，IC4 映射到 TI3 11: CC4 通道配置为输入，IC4 映射到 TRC 注意：CC4S 仅在通道关闭时 (CC4E=0) 可以写
7:4	IC3F	R/W	0x0	输入捕捉 1 滤波 此寄存器定义 TI3 的采样频率和滤波长度 0000: 无滤波，使用 fDTS 采样 0001: fSAMPLING=fCK_INT, N=2 0010: fSAMPLING=fCK_INT, N=4 0011: fSAMPLING=fCK_INT, N=8 0100: fSAMPLING=fDTS/2, N=6 0101: fSAMPLING=fDTS/2, N=8 0110: fSAMPLING=fDTS/4, N=6 0111: fSAMPLING=fDTS/4, N=8 1000: fSAMPLING=fDTS/8, N=6 1001: fSAMPLING=fDTS/8, N=8 1010: fSAMPLING=fDTS/16, N=5 1011: fSAMPLING=fDTS/16, N=6 1100: fSAMPLING=fDTS/16, N=8 1101: fSAMPLING=fDTS/32, N=5 1110: fSAMPLING=fDTS/32, N=6 1111: fSAMPLING=fDTS/32, N=8
3:2	IC3PSC	R/W	0x0	输入捕捉 3 预分频： 00: 无分频 01: 每 2 个事件输入产生一次捕捉 10: 每 4 个事件输入产生一次捕捉 11: 每 8 个事件输入产生一次捕捉 IC1PSC 寄存器在 CC1E=0 时复位
1:0	CC3S	R/W	0x0	捕捉/比较 3 通道选择： 00: CC3 通道配置为输出 01: CC3 通道配置为输入，IC1 映射到 TI3 10: CC3 通道配置为输入，IC1 映射到 TI4 11: CC3 通道配置为输入，IC1 映射到 TRC 注意：CC1S 仅在通道关闭时 (CC1E=0) 可以写

10.4.9 捕捉/比较使能寄存器/TIM0_CCER

偏移: 0x20, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:14	RSV	-	-	保留
13	CC4P	R/W	0x0	捕捉/比较 4 输出极性, 参考 CC1P
12	CC4E	R/W	0x0	捕捉/比较 4 输出使能, 参考 CC1E
11	CC3NP	R/W	0x0	捕捉/比较 3 互补输出极性, 参考 CC1NP
10	CC3NE	R/W	0x0	捕捉/比较 3 互补输出使能, 参考 CC1NE
9	CC3P	R/W	0x0	捕捉/比较 3 输出极性, 参考 CC1P
8	CC3E	R/W	0x0	捕捉/比较 3 输出使能, 参考 CC1E
7	CC2NP	R/W	0x0	捕捉/比较 2 互补输出极性, 参考 CC1NP
6	CC2NE	R/W	0x0	捕捉/比较 2 互补输出使能, 参考 CC1NE
5	CC2P	R/W	0x0	捕捉/比较 2 输出极性, 参考 CC1P
4	CC2E	R/W	0x0	捕捉/比较 2 输出使能, 参考 CC1E
3	CC1NP	R/W	0x0	捕捉/比较 1 互补输出极性。 CC1 通道配置为输出时: 0: OC1N 为 OC1REF 反转 1: OC1N 为 OC1REF CC1 通道配置为输入时: 与 CC1P 配合使用, 选择 IC1/IC2 的极性
2	CC1NE	R/W	0x0	捕捉/比较 1 互补输出使能: 0: 关闭: OC1N 未激活。 1: 开启: 输出 OC1N 信号
1	CC1P	R/W	0x0	捕捉/比较 1 输出极性。 CC1 通道配置为输出时 0: OC1 为 OC1REF 1: OC1 为 OC1REF 反转 CC1 通道配置为输入时, 与 CC1NP 配合, {CC1NP,CC1P}选择 IC1 的极性 00: 非取反模式-捕捉在 IC1 的上升沿进行 01: 取反模式-捕捉在 IC1 的下降沿进行 10: 保留 11: 非取反模式-捕捉在 IC1 的上升沿和下降沿进行, 不能再编码器模式下选择此模式
0	CC1E	R/W	0x0	捕捉/比较 1 输出使能: CC1 通道配置为输出时 0: OC1 不 active 1: OC1 active CC1 通道配置为输入时 0: 关闭捕捉功能 1: 使能捕捉功能

10.4.10 计数器寄存器/TIM0_CNT

偏移: 0x24, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT	R/W	0x0	计数器值

10.4.11 预分频寄存器/TIM0_PSC

偏移: 0x28, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	PSC	R/W	0x0	计数器时钟 (CK_CNT) 预分频值: $f_{CK_CNT}=f_{CK_PSC}/(PSC[15:0]+1)$ 这是一个 Preload 寄存器, 在 update 事件发生时其内容被载入 shadow 寄存器

10.4.12 自动重载寄存器/TIM0_ARR

偏移: 0x2C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	ARR	R/W	0x0	计数溢出时的自动重载值 这是一个 Preload 寄存器, 在 update 事件发生时其内容被载入 shadow 寄存器

10.4.13 重复计数寄存器/TIM0_RCR

偏移: 0x30, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	REP	R/W	0x0	重复计数值。REP 不为 0 时, 每次 update 条件发生时 REP 递减, 当 REP=0 时触发 update 事件

10.4.14 捕捉/比较寄存器 1/TIM0_CCR1

偏移: 0x34, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CCR1	R/W	0x0	捕捉/比较通道 1 寄存器。 如果通道 1 配置为输出: 这是一个 preload 寄存器, 其内容被载入 shadow 寄存器后用于与计数器比较产生 OC1 输出 如果通道 1 配置为输入: CCR1 保存最近一次输入捕捉事件发生时的计数器值, 此时 CCR1 为只读

10.4.15 捕捉/比较寄存器 2/TIM0_CCR2

偏移: 0x38, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CCR2	R/W	0x0	捕捉/比较通道 2 寄存器。 如果通道 2 配置为输出: 这是一个 Preload 寄存器, 其内容被载入 shadow 寄存器后用于与计数器比较产生 OC2 输出 如果通道 2 配置为输入: CCR2 保存最近一次输入捕捉事件发生时的计数器值, 此时 CCR2 为只读

10.4.16 捕捉/比较寄存器 3/TIM0_CCR3

偏移: 0x3C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CCR3	R/W	0x0	捕捉/比较通道 3 寄存器 如果通道 3 配置为输出: 这是一个 preload 寄存器, 其内容被载入 shadow 寄存器后用于与计数器比较产生 OC3 输出 如果通道 3 配置为输入: CCR3 保存最近一次输入捕捉事件发生时的计数器值, 此时 CCR3 为只读

10.4.17 捕捉/比较寄存器 4/TIM0_CCR4

偏移: 0x40, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CCR4	R/W	0x0	捕捉/比较通道 4 寄存器。 如果通道 4 配置为输出: 这是一个 preload 寄存器, 其内容被载入 shadow 寄存器后用于与计数器比较产生 OC4 输出 如果通道 4 配置为输入: CCR4 保存最近一次输入捕捉事件发生时的计数器值, 此时 CCR4 为只读

10.4.18 刹车和死区控制寄存器/TIM0_BDTR

偏移: 0x44, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	MOE	R/W	0x0	输出使能主控。 此寄存器控制所有通道的输出使能，每个通道独立的输出使能还需要 CCxE 和 CCxNE 来控制。MOE 由软件置位，或者在 AOE=1 的情况下硬件触发自动置位。当刹车输入有效时，MOE 被硬件异步清零。 0: 关闭 OC 和 OCN 输出，具体 IO 输出状态由 OSSI 决定 1: 使能 OC 和 OCN 输出（仍需各个通道的 CCxE 和 CCxNE 状态来决定是否输出）
14	AOE	R/W	0x0	自动输出使能： 0: MOE 仅能由软件置位 1: MOE 可以软件置位，或者由 update 事件自动置位
13	BKP	R/W	0x0	刹车极性： 0: 刹车输入为低电平有效 1: 刹车输入为高电平有效
12	BKE	R/W	0x0	刹车使能： 0: 禁止刹车输入 1: 允许刹车输入
11	OSSR	R/W	0x0	运行状态(MOE=1)下的输出关闭状态 (CCx(N)E=0 的通道)。 仅在 MOE=1 的情况下，针对使能了互补输出的通道有效。 0: 输出通道不使能时，OC 和 OCN 不驱动 GPIO (OCxN 总是驱动 IO) 1: 输出通道不使能时，OC 和 OCN 驱动 GPIO 为“无效状态”(指 CR2 中的 OIS) *(如果 SYSCTRL1[12]=0，会没有效果，并且会直接使 OC4 不驱动)
10	OSSI	R/W	0x0	IDLE 状态(MOE=0)下的输出关闭状态 (CCx(N)E=0 的通道)。 仅在 MOE=0 的情况下，针对输出通道有效。 0: 输出通道不使能时，OC 和 OCN 不驱动 GPIO, *(如果 SYSCTRL1[12]=1，会一直驱动) *(OCxN 总是驱动 IO) 1: 输出通道不使能时，OC 和 OCN 先驱动空闲状态，待死区时间结束后，驱动“无效状态”(指 CR2 中的 OIS), *(MOE=0 会使 OCx(N) = (CCx(N)P) &&OISx(N), OC4=OIS4)

位	名称	属性	复位值	描述
9:8	LOCK	R/W	0x0	寄存器写保护配置： 00：无写保护 01：保护等级 1 – DTG, OISx, OISxN, BKE, BKP, AOE 不能改写 10：保护等级 2 –在等级 1 基础上, CCxP, CCxNP, OSSR, OSSI 不能改写 11：保护等级 3 –在等级 2 基础上, OCxM, OcxFE 在相应通道配置为输出时不能改写 注意：LOCK 寄存器在被写入非 00 值之后无法再改写，写保护后的寄存器只有在 TIM 模块被复位后才能重新写入。
7:0	DTG	R/W	0x0	死区时间插入，用于配置互补输出插入的死区时间长度： DTG[7:5]=0xx: $DT=DTG[7:0] * tDTS$ DTG[7:5]=10x: $DT=(64+DTG[5:0]) * 2 * tDTS$ DTG[7:5]=110: $DT=(32+DTG[4:0]) * 8 * tDTS$ DTG[7:5]=111: $DT=(32+DTG[4:0]) * 16 * tDTS$

10.4.19 DMA 控制寄存器/TIM0_DCR

偏移：0x48，复位值：0x00000000

位	名称	属性	复位值	描述
31:13	RSV	-	-	保留
12:8	DBI	R/W	0x0	DMA Burst 长度。 对 TIM_DMAR 寄存器的读写将触发 burst DMA 操作，burst 长度为 1~18 00000：长度=1 00001：长度=2 10001：长度=18 其他：无效值，禁止写入
7:5	RSV	-	-	保留
4:0	DBA	R/W	0x0	DMA 基地址，定义指向寄存器的偏移地址： 00000：TIM_CR1 00001：TIM_CR2 00010：TIM_SMCR 注意：当 DBA+DBL 超出了 TIM 寄存器地址范围，则实际 burst 传输到 TIM 最高寄存器地址后自动停止，即 burst 长度会缩短。

10.4.20 DMA 访问寄存器/TIM0_DMAR

偏移：0x4C，复位值：0x00000000

位	名称	属性	复位值	描述
31:0	DMAR	R/W	0x0	DMA burst 访问寄存器。 在使用 DMA burst 传输时，将 DMA 通道外设地址设置到 TIM_DMAR，TIM 会根据 DBL 的值产生多次 DMA 请求

10.5 使用流程

10.5.1 定时计数模式

1. 配置 TIM0_CR1 的 DIR，设置计数方向。
2. 配置 TIM0_CR1 的 APRE 为 1，使能 Auto-reload 预装载。
3. 配置 TIM0_PSC，设置预分频值。
4. 配置 TIM0_ARR，设置自动重载值。
5. 配置 TIM0_RCR 为 0，不进行重复计数。
6. 配置 TIM0_CR1 的 URS 为 1，设置仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求。
7. 配置 TIM0_CR1 的 UDIS 为 0，使能 update 事件。
8. 配置 TIM0_EGR 的 UG 为 1，软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，预分频计数器被清零。
9. 配置 TIM0_CR1 的 CEN 为 1，使能计数器。
10. 配置 TIM0_DIER 的 UIE 为 1，允许 Update 事件中断。

10.5.2 PWM 模式

1. 配置 TIM0_CR1 的 DIR，设置计数方向。
2. 配置 TIM0_CR1 的 APRE 为 1，使能 Auto-reload 预装载。
3. 配置 TIM0_PSC，设置预分频值。
4. 配置 TIM0_ARR，设置自动重载值。
5. 配置 TIM0_RCR 为 0，不进行重复计数。
6. 根据输出通道配置 TIM0_CCMRx 的 CCxS 为 0，设置通道 x 为输出。
7. 配置 TIM0_CCMRx 的 OCxM，设置为 PWM 模式 1/2。
8. 配置 TIM0_CCER 的 CCxP，设置输出极性。
9. 配置 TIM0_CCER 的 CCxE 为 1，通道 x 输出使能。
10. 配置 TIM0_BDTR 的 MOE 为 1，该位为输出使能主控，使能 OC 和 OCN 输出。
11. 配置 TIM0_CR1 的 URS 为 1，设置仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求。
12. 配置 TIM0_CR1 的 UDIS 为 0，使能 update 事件。
13. 配置 TIM0_EGR 的 UG 为 1，软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，预

分频计数器被清零。

14. 配置 TIM0_CR1 的 CEN 为 1，使能计数器。
15. 配置 TIM0_DIER 的 UIE 为 1，允许 Update 事件中断。
16. 配置 TIM0_CCRx，设置通道 x 的比较值。

10.5.3 输入捕捉模式

1. 配置 TIM0_CR1 的 DIR，设置计数方向。
2. 配置 TIM0_CR1 的 APRE 为 1，使能 Auto-reload 预装载。
3. 配置 TIM0_PSC，设置预分频值。
4. 配置 TIM0_ARR，设置自动重载值。
5. 配置 TIM0_RCR 为 0，不进行重复计数。
6. 配置 TIM0_CCMRx 的 CCxS，设置 CCx 通道为输入，并更根据需求映射。
7. 配置 TIM0_CCER 的 CCxP 和 TIM0_CCER 的 CCxNP，设置捕捉极性。
8. 配置 TIM0_CCMRx 的 ICxF，设置采样频率和滤波长度，一般设置为 0 即可。
9. 配置 TIM0_CCMRx 的 ICxPSC，设置输入捕捉预分频。
10. 配置 TIM0_CCER 的 CCxE 为 1，使能捕捉功能。
11. 配置 TIM0_EGR 的 UG 为 1，软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，预分频计数器被清零。
12. 配置 TIM0_CR1 的 CEN 为 1，使能计数器。
13. 配置 TIM0_DIER 的 CCxIE 为 1，允许通道 x 捕捉中断。

10.5.4 互补输出和死区插入

96MHz 的周期时间 tDTS = 10.42 ns

1. $DT = (0 \sim 127) * 10.42 = 0 \sim 1323.34 \text{ ns}$, DTG[7:5]=0xx: $DT = DTG[7:0] * tDTS$
2. $DT = (64 + (0 \sim 63)) * 2 * 10.42 = 1333.76 \sim 2646.68 \text{ ns}$, DTG[7:5]=10x: $DT = (64 + DTG[5:0]) * 2 * tDTS$
3. $DT = (32 + (0 \sim 31)) * 8 * 10.42 = 2667.52 \sim 5251.68 \text{ ns}$, DTG[7:5]=110: $DT = (32 + DTG[4:0]) * 8 * tDTS$
4. $DT = (32 + (0 \sim 31)) * 16 * 10.42 = 5335.04 \sim 10503.36 \text{ ns}$,
DTG[7:5]=111: $DT = (32 + DTG[4:0]) * 16 * tDTS$

在初始化 PWM 模式前，补充以下配置：

- 配置 TIM0_BDTR 的 DTG，设置互补输出的死区时间长度。
- 配置 TIM0_CCER 的 CCxNE 为 1，设置预分频值。

10.5.5 刹车功能

1. 在初始化 PWM 模式前，补充以下配置。
2. 配置 TIM0_BDTR 的 OSSR，设置运行状态下的输出关闭状态。
3. 配置 TIM0_BDTR 的 OSSI，设置空闲状态下的输出关闭状态。
4. 配置 TIM0_BDTR 的 BKP，设置刹车极性。
5. 配置 TIM0_CCER 的 CCxP，设置 OCx 的输出极性。
6. 配置 TIM0_CCER 的 CCxNP，设置 OCxN 的输出极性。
7. 配置 TIM0_CR2 的 OISx，设置 OCx 的空闲输出状态。
8. 配置 TIM0_CR2 的 OISxN，设置 OCxN 的空闲输出状态。
9. 配置 TIM0_BDTR 的 AOE，设置 TIM0_BDTR 的 MOE 置位方式。
10. 配置 TIM0_BDTR 的 BKE 为 1，允许刹车输入。

10.5.6 编码器接口模式

1. 配置 TIM0_CR1 的 DIR，设置计数方向。
2. 配置 TIM0_CR1 的 APRE 为 1，使能 Auto-reload 预装载。
3. 配置 TIM0_PSC，设置预分频值。
4. 配置 TIM0_ARR，设置自动重载值。
5. 配置 TIM0_RCR 为 0，不进行重复计数。
6. 配置 TIM0_CCMR1 的 CC1S 为 1，设置 CC1 通道为输入，IC1 映射到 TI1。
7. 配置 TIM0_CCMR1 的 CC2S 为 1，设置 CC2 通道为输入，IC2 映射到 TI2。
8. 配置 TIM0_CCER 的 CC1P 和 TIM0_CCER 的 CC1NP，设置捕捉极性。
9. 配置 TIM0_CCER 的 CC2P 和 TIM0_CCER 的 CC2NP，设置捕捉极性。
10. 配置 TIM0_CCMR1 的 IC1F，设置采样频率和滤波长度，一般设置为 0 即可。
11. 配置 TIM0_CCMR1 的 IC2F，设置采样频率和滤波长度，一般设置为 0 即可。
12. 配置 TIM0_SMCR 的 SMS，设置 Encoder 模式 1/2/3。
13. 配置 TIM0_CCER 的 CC1E 为 1，使能通道 1 捕捉功能。
14. 配置 TIM0_CCER 的 CC2E 为 1，使能通道 2 捕捉功能。
15. 配置 TIM0_EGR 的 UG 为 1，软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器，预分频计数器被清零。
16. 配置 TIM0_CR1 的 CEN 为 1，使能计数器。
17. 配置 TIM0_DIER 的 CC1IE 为 1，允许通道 1 捕捉中断。

10.5.7 DMA 模式

输出比较模式下，SRAM 中的值通过 DMA 传输到 TIM0 的比较寄存器：

1. 在 PWM 模式中软件置位 UG 和使能计数器前，补充以下配置。
2. 配置 TIM0_DCR 的 DBL，设置 DMA Burst 长度。
3. 配置 TIM0_DCR 的 DBA，设置 DMA 基地址，一般该处的基地址选择相应比较通道对应的捕捉/比较寄存器。
4. 配置 TIM0_DIER 的 CCxDE 为 1，允许 CCx DMA 请求。
5. 配置 TIM0_CR2 的 CCDS 为 0，发生 CCx 事件时产生 CCxDMA 请求。
6. DMA 控制器配置详细请看 [9 DMA](#) 章节。
7. 开启 DMA 传输后，当计数器计数值等于比较值时，DMA 将 SRAM 中的值传到基地址。

11 通用定时器 TIM1/2/3

11.1 概述

有 3 个 16 位的通用定时/计数器 TIM(TIM1、TIM2、TIM3)，每个定时器都有自己独立的中断。这些 Timer 可以有多种用途，包括测量输入信号的脉冲宽度（输入捕获），产生输出波形（PWM、带死区时间的互补 PWM），计数器可以向上计数，且计数值可以随时由软件读取。每个 TIM 包含 1 个捕捉/比较通道，每个通道由一个捕捉比较寄存器（CCR）（包含影子寄存器）、一个捕捉输入级、一个比较输出级组成。

11.2 主要特性

- 16 位向上自动重载计数器
- 16 位可编程预分频器，支持实时调整计数时钟分频
- 1 个独立通道可用于输入捕获、输出比较、PWM 输出
- 可编程的带死区时间互补输出
- 中断在以下几种情况产生：
 - 计数器溢出，计数器初始化（软件或硬件 trigger）
 - Trigger 事件（计数器启动、停止、初始化、内外部触发）
 - 输出比较
 - 输入捕捉

11.3 功能描述

11.3.1 定时单元

定时单元由一个 16 位计数器和自动重载寄存器组成。计数器可以向上计数。计数时钟可以通过 16 位预分频器对时钟进行分频后得到。

计数器、自动重载寄存器预分频寄存器都可以由软件改写或读取，即使在计数器正在运行时也是如此。

定时单元包含如下寄存器：

- 计数器（TIM_CNT）

- 预分频寄存器 (TIM_PSC)
- 自动重载寄存器 (TIM_ARR)

ARR 包含预装载功能，该功能通过 ARPE (Auto Reload Preload Enable) 寄存器控制。当 ARPE=0 时，对 ARR 寄存器执行写入，写入数据将直接传入到影子寄存器；当 ARPE=1 时，对 ARR 寄存器执行写入的数据在 update event(TIM_CNT 上溢出或者下溢出)发生时，传送到影子寄存器。软件也可以通过寄存器操作主动触发 ARR 更新 (UEV)。

TIM_CNT 工作时钟由 TIM_PSC 产生的分频时钟驱动，只有在计数器使能寄存器 (CEN) 置位时，CNT 才开始计数。当 CNT=ARR 时，本轮计数结束，发送 update event。

TIM_PSC 是一个同步预分频器，能够对时钟进行 1~65536 分频。PSC 寄存器同样被缓存，改写 PSC 实际不改写影子寄存器，只有当新的 update event 到来时，才会从 PSC 更新至影子寄存器。因此在 CNT 计数过程中，软件可以实时改写 PSC，而新的预分频比将在下一更新事件发生时被采用。




图 11-1: 预分频从 1 变为 2 的波




图 11-2: 预分频从 1 变为 4 的波形

11.3.2 定时器工作模式

定时器支持向上计数模式。此模式中，计数器使能后从 0 开始计数，直到 $CNT=ARR$ ，产生溢出事件，然后重新从 0 开始计数。

如果使能了重复计数功能，则计数器按照 RCR 的定义重复上述过程若干次 ($RCR+1$)，才会产生溢出事件。

软件可以通过设置 UG 寄存器直接触发 update event，此时 CNT 和预分频计数器自动清零。设置 UG 寄存器是否触发 UIF (Update Interrupt Flag) 中断标志置位由 URS 寄存器的设置决定。

通过设置 UDIS 寄存器可以禁止 update event，这样可以避免将 preload 寄存器中的值更新到工作寄存器中。

当 update event 发生时，以下寄存器被更新，并且 UIF 置位：

- RCR 影子寄存器被更新为 TIM_RCR 内容
- ARR 影子寄存器被更新为 TIM_ARR 内容
- PSC 影子寄存器被更新为 TIM_PSC 内容




图 11-3: 向上计数波形, 内部时钟不分频




图 11-4: 向上计数波形, 内部时钟 2 分频




图 11-5: ARPE=0 (TIM_ARR 没有预装载) 时的更新事件




图 11-6: ARPE=1 (TIM_ARR 预装载) 时的更新事件

11.3.3 Preload 寄存器

- 以下功能寄存器支持 preload 功能：

- 自动重载寄存器 ARR
- 预分频寄存器 PSC（不可关闭 preload 功能）
- 通道控制寄存器 CCR
- CCxE 和 CCxNE 控制寄存器
- OCxM 控制寄存器

以上寄存器，除了 PSC 之外，都可以由软件选择使能或者禁止 preload 功能。

- 具备 preload 功能的寄存器，包含两组物理实体：

- Shadow register（影子寄存器）：实际定时器正在使用的寄存器
- Preload register（预装载寄存器）：软件可以访问的寄存器

- 当禁止 preload 时，具备 preload 功能的寄存器特性如下：

- Preload 寄存器可以实时由软件访问、改写
- Shadow 寄存器与 Preload 寄存器同步更新

- 如果使能了 preload，则：

- 所有软件操作访问的是 preload 寄存器
- 当 update event 发生时，所有 preload 寄存器内容将同步被转移到对应的 shadow 寄存器

11.3.4 计数器工作时钟

计数器可以使用如下时钟工作：Timerx_clk——内部时钟模式。

内部时钟模式下，禁止从机模式（SMS=000），CEN、DIR、UG 等寄存器位都是软件控制。

软件操作 UG 寄存器后，update 信号经过 CLK_PSC 同步后，计数器值将被重新初始化。




图 11-7：内部时钟源模式，时钟分频因子为 1

11.3.5 捕捉/比较通道

TIM 包含 1 个捕捉/比较通道，由一个捕捉比较寄存器（CCR）（包含影子寄存器）、一个捕捉输入级、一个比较输出级组成。

输入级电路会采样 TIx 输入并产生滤波后的信号 TIx_F ，然后边沿检测和极性选择产生对应的 TIx_{FPx} 信号，此信号可作为计数触发或者待捕捉信号，并且在被捕捉前经过预分频。




图 11-8: 捕获/比较通道(通道 1 输入部分)

输出级电路会产生一个输出基准信号 $OCxREF$ ，此信号固定为高电平有效，作为最终输出电路的参考输入。




图 11-9: 捕获/比较通道 1 的主电路




图 11-10: 捕获/比较通道的输出部分

捕获/比较寄存器（CCR）包含 Preload 寄存器和 shadow 寄存器，软件读写总是访问 Preload 寄存器。在捕获模式下，捕获值保存在 shadow 寄存器中并复制到 preload 寄存器。在比较模式下，Preload 寄存器的值被拷贝到 shadow 寄存器用来与计数器比较。

11.3.6 输入捕捉模式

当 ICx 信号上出现预期的电平变换，将触发一次 capture，当前计数器值被锁存进 CCR，与此同时，CCxIF 中断标志置位。如果一个捕捉事件在 CCxIF 为高的情况下出现，则捕捉数据冲突标志（CCxOF, Over-Capture）置位（CCR 中上次捕捉值被覆盖）。CCxIF 可以由软件清零，或者通过读取 CCR 寄存器自动清零。CCxOF 标志通过软件写 1 清零。

实现在 TI1 输入的上升沿捕获计数器的值到 TIM_CCR1 寄存器，配置步骤如下：

1. 在 GPIO 模块中，配置相应管脚为 TIM_CH1 功能。
2. 关闭通道使能，配置 TIM_CCER.CC1E=0，确保之后通道配置成功。
3. 选择输入通道，配置 TIM_CCMR1.CC1S=01，IC1 映射到 TI1。
4. 选择计数有效沿，配置 TIM_CCER.CC1P，选择上沿或者下沿。
5. 配置输入滤波时间，配置 TIM_CCMR1.IC1F[3:0]。
6. 配置输入预分频器，配置 TIM_CCMR1.IC1PS[1:0]。
7. 打开通道使能，配置 TIM_CCER.CC1E=1。

11.3.7 软件 Force 输出

在比较输出模式下，软件可以直接将 OCxREF force 成特定电平，而独立于 CCR 和计数器的比较结果。

软件通过写 OCxM=101 寄存器，可以直接将 OCxREF 强制为有效（OCxREF 固定为高有效），通过写 OCxM=100 可以直接将 OCxREF 强制为无效（低电平）。但是软件 force 操作不会取消比较

过程，CCR 和计数器的比较还会一直进行。

11.3.8 输出比较模式

输出比较模式下，当 CCR 与计数器值相等，OCxREF 可以被置位成有效、无效、或电平翻转。同时，中断标志也会置位，DMA 请求可以发送（改写配置寄存器）。

输出比较也可以被用于输出一个特定宽度的脉冲信号（单次输出）。使用步骤如下：

1. 选择计数时钟（内部、外部、预分频等）
2. 向 ARR 和 CCR 寄存器写入期望数据
3. 根据需要设置中断使能和 DMA 使能
4. 选择输出模式
5. 使能计数器




图 11-11：输出比较模式，翻转 OC1

在不使能 Preload 的情况下，软件可以随时改写 CCR 寄存器实现对输出波形的实时控制。如果使能了 Preload，则 CCR shadow 寄存器仅在下一次 update event 发生时更新为 Preload 寄存器的内容。

11.3.9 PWM 输出

PWM 模式可以输出脉宽调制信号，其周期由 ARR 寄存器决定，占空比由 CCR 寄存器决定。

输出信号的极性可以由 CCxP 寄存器配置。PWM 模式工作中，CNT 和 CCR 实时比较。由于计数器支持边缘对齐和中央对齐计数模式，PWM 输出也支持边缘对齐和中央对齐模式。

PWM 边缘对齐模式：

在向上计数的情况下，配置为 PWM 模式 1 时，OCxREF 信号在 $CNT < CCR$ 时为高电平，否则为低电平。如果 CCR 值大于 ARR 值，则 OCxREF 被固定为 1；如果 CCR 为 0 则 OCxREF 被固定为 0。




图 11-12: 边沿对齐的 PWM 波形(ARR=7)

11.3.10 Debug 模式

当 CPU 进入 debug 模式后, 定时器可以停止或继续工作, 其行为由芯片系统中的寄存器定义。

Debug 时当定时器被停止后, 其输出会被禁止 (MOE 清零), 根据寄存器配置, 此时的输出信号可以被 force 成 inactive 或由 GPIO 模块控制。

11.4 寄存器描述

- TIM1 寄存器基地址: 0x4000_6400
- TIM2 寄存器基地址: 0x4000_6800
- TIM3 寄存器基地址: 0x4000_6C00

表 11-1: TIM1/2/3 寄存器列表

偏置	名称	描述
0x00	TIM_CR1	TIM 控制寄存器 1
0x0C	TIM_DIER	TIM DMA 和中断使能寄存器
0x10	TIM_SR	TIM 状态寄存器
0x14	TIM_EGR	TIM 事件产生寄存器
0x18	TIM_CCMR1	TIM 捕捉/比较模式寄存器 1
0x20	TIM_CCER	TIM 捕捉/比较使能寄存器
0x24	TIM_CNT	TIM 计数器寄存器
0x28	TIM_PSC	TIM 预分频寄存器
0x2C	TIM_ARR	TIM 自动重载寄存器
0x34	TIM_CCR1	TIM 捕捉/比较寄存器 1

11.4.1 TIM 控制寄存器 1/TIM_CR1

偏移: 0x00, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:10	RSV	-	-	保留
9:8	CKD	R/W	0x0	Dead time 和数字滤波时钟频率分频寄存器 (相对 CK_INT 的分频比): 00: tDTS=tCK_INT 01: tDTS=2*tCK_INT 10: tDTS=4*tCK_INT 11: RFU, 禁止使用
7	APRE	R/W	0x0	Auto-reload 预装载使能: 0: ARR 寄存器不使能 preload 1: ARR 寄存器使能 preload
6:3	RSV	-	-	保留
2	URS	R/W	0x0	更新请求选择: 0: 以下事件能够产生 update 中断或 DMA 请求 ● 计数器上溢出或下溢出 ● 软件置位 UG 寄存器 ● 从机控制器产生 update 1: 仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求
1	UDIS	R/W	0x0	禁止 update: 0: 使能 update 事件; 以下事件发生时产生 update 事件 ● 计数器上溢出或下溢出 ● 软件置位 UG 寄存器 ● 从机控制器产生 update 1: 禁止 update 事件, 不更新 shadow 寄存器。当 UG 置位或从机控制器收到硬件 reset 时重新初始化计数器和预分频器。
0	CEN	R/W	0x0	计数器使能: 0: 计数器关闭 1: 计数器使能 注意: 外部触发模式可以自动置位 CEN

11.4.2 TIM DMA 和中断使能寄存器/TIM_DIER

偏移: 0x0C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留

位	名称	属性	复位值	描述
16	CC1OF_disable	R/W	0x0	选择禁用 CC1OF 中断： 0：不禁用 1：禁用
15:2	RSV	-	-	保留
1	CC1IE	R/W	0x0	捕捉/比较通道 1 中断使能： 0：禁止捕捉/比较 1 中断 1：允许捕捉/比较 1 中断
0	UIE	R/W	0x0	Update 事件中断使能： 0：禁止 Update 事件中断 1：允许 Update 事件中断

11.4.3 TIM 状态寄存器/TIM_SR

偏移：0x10，复位值：0x00000000

位	名称	属性	复位值	描述
31:10	RSV	-	-	保留
9	CC1OF	R/W0C	0x0	捕捉/比较通道 1 的 Overcapture 中断： 此寄存器仅在对应通道设置为输入捕捉模式的情况下有效。硬件置位，软件清零。 0：无 overcapture 事件 1：在 CC1IF 标志为 1 的情况下发生新的捕捉
8:2	RSV	-	-	保留
1	CC1IF	R/W0C	0x0	捕捉/比较通道 1 中断标志： 如果 CC1 通道配置为输出： CC1IF 在计数值等于比较值时置位，软件写 0 清零。 如果 CC1 通道配置为输入： 发生捕捉事件时置位，软件清零，或者软件读 TIM_CCR1 自动清零。
0	UIF	R/W0C	0x0	Update 事件中断标志，硬件置位，软件清零。 当以下事件发生时，UIF 置位，并更新 shadow 寄存器 <ul style="list-style-type: none"> ● 重复计数器=0，并且 UDIS=0 的情况下，计数器发生溢出 ● URS=0 且 UDIS=0 的情况下，软件置位 UG 寄存器初始化计数器 ● URS=0 且 UDIS=0 的情况下，触发事件初始化计数器

11.4.4 TIM 事件产生寄存器/TIM_EGR

偏移: 0x14, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:2	RSV	-	-	保留
1	CC1IF	W	0x0	捕捉/比较通道 1 软件触发: 如果 CC1 通道配置为输出: CC1IF 置位, 在使能的情况下可以产生相应的中断和 DMA 请求 如果 CC1 通道配置为输入: 当前计数值被捕捉到 TIM_CCR1 寄存器, CC1IF 置位, 在使能的情况下可以产生相应的中断和 DMA 请求
0	UG	W	0x0	软件 Update 事件, 软件置位此寄存器产生 Update 事件, 硬件自动清零。 软件置位 UG 时会重新初始化计数器并更新 shadow 寄存器, 预分频计数器被清零。

11.4.5 TIM 捕捉/比较模式寄存器 1/TIM_CCMR1

偏移: 0x18, 复位值: 0x00000000。此寄存器在输出比较和输入捕捉配置下复用为两组不同功能。

11.4.5.1 输出比较模式。

位	名称	属性	复位值	描述
31:7	RSV	-	-	保留
6:4	OC1M	R/W	0x0	输出比较 1 模式配置, 此寄存器定义 OC1REF 信号的行为: 000: 输出比较寄存器 CCR1 和计数器 CNT 的比较结果不会影响输出 001: CCR1=CNT 时, 将 OC1REF 置高 010: CCR1=CNT 时, 将 OC1REF 置低 011: CCR1=CNT 时, 翻转 OC1REF 100: OC1REF 固定为低 (inactive) 101: OC1REF 固定为高 (active) 110: PWM 模式 1 - 在向上计数时, OC1REF 在 CNT<CCR1 时置高, 否则置低; 在向下计数时, OC1REF 在 CNT>CCR1 时置低, 否则置高 111: PWM 模式 2 - 在向上计数时, OC1REF 在 CNT<CCR1 时置低, 否则置高; 在向下计数时, OC1REF 在 CNT>CCR1 时置高, 否则置低

位	名称	属性	复位值	描述
3	OC1PE	R/W	0x0	输出比较1预装载使能： 0: CCR1 preload寄存器无效，CCR1可以直接写入 1: CCR1 preload寄存器有效，针对CCR1的读写操作都是访问preload寄存器，当update event发生时才将preload寄存器的内容转移到shadow寄存器中
2	OC1FE	R/W	0x0	输出比较1快速使能： 0: 关闭快速使能，trigger输入不会影响比较输出 1: 打开快速使能，trigger输入会立即将OC1REF改变为比较值匹配时的输出，而不管当前实际比较情况 此功能仅在当前通道配置为PWM1或PWM2模式时有效
1:0	CC1S	R/W	0x0	捕捉/比较1通道选择： 00: CC1通道配置为输出 01: CC1通道配置为输入，IC1映射到TI1 10: CC1通道配置为输入，IC1映射到TI2 11: CC1通道配置为输入，IC1映射到TRC 注意: CC1S仅在通道关闭时 (CC1E=0) 可以写

11.4.5.2 输入捕捉模式

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:4	IC1F	R/W	0x0	输入捕捉1滤波: 此寄存器定义TI1的采样频率和滤波长度。 0000: 无滤波, 使用fDTS采样 0001: fSAMPLING=fCK_INT, N=2 0010: fSAMPLING=fCK_INT, N=4 0011: fSAMPLING=fCK_INT, N=8 0100: fSAMPLING=fDTS/2, N=6 0101: fSAMPLING=fDTS/2, N=8 0110: fSAMPLING=fDTS/4, N=6 0111: fSAMPLING=fDTS/4, N=8 1000: fSAMPLING=fDTS/8, N=6 1001: fSAMPLING=fDTS/8, N=8 1010: fSAMPLING=fDTS/16, N=5 1011: fSAMPLING=fDTS/16, N=6 1100: fSAMPLING=fDTS/16, N=8 1101: fSAMPLING=fDTS/32, N=5 1110: fSAMPLING=fDTS/32, N=6 1111: fSAMPLING=fDTS/32, N=8

位	名称	属性	复位值	描述
3:2	IC1PSC	R/W	0x0	输入捕捉1预分频： 00：无分频 01：每2个事件输入产生一次捕捉 10：每4个事件输入产生一次捕捉 11：每8个事件输入产生一次捕捉 IC1PSC寄存器在CC1E=0时复位
1:0	CC1S	R/W	0x0	捕捉/比较1通道选择： 00：CC1通道配置为输出 01：CC1通道配置为输入，IC1映射到TI1 10：CC1通道配置为输入，IC1映射到TI2 11：CC1通道配置为输入，IC1映射到TRC 注意：CC1S仅在通道关闭时（CC1E=0）可以写

11.4.6 TIM 捕捉/比较使能寄存器/TIM_CCER

偏移：0x20，复位值：0x00000000

位	名称	属性	复位值	描述
31:4	RSV	-	-	保留
3	CC1NP	R/W	0x0	捕捉/比较1互补输出极性： CC1通道配置为输出时需要保持清零； CC1通道配置为输入时，与CC1P配合使用，选择IC1的极性。
2	CC1NE	R/W	0x0	捕捉/比较1互补输出使能： 0：关闭：OC1N未激活 1：开启：输出 OC1N信号
1	CC1P	R/W	0x0	捕捉/比较1输出极性： CC1通道配置为输出时： 0：OC1高电平active 1：OC1低电平active CC1通道配置为输入时： 与CC1NP配合，{CC1NP,CC1P}选择IC1的极性 00：非取反模式—捕捉在IC1的上升沿进行 01：取反模式—捕捉在IC1的下降沿进行 10：保留 11：非取反模式—捕捉在IC1的上升沿和下降沿进行，不能再编码器模式下选择此模式
0	CC1E	R/W	0x0	捕捉/比较1输出使能： CC1通道配置为输出时 0：OC1不active 1：OC1 active CC1通道配置为输入时 0：关闭捕捉功能 1：使能捕捉功能

11.4.7 TIM 计数寄存器/TIM_CNT

偏移: 0x24, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT	R	0x0	计数器值

11.4.8 TIM 预分频寄存器/TIM_PSC

偏移: 0x28, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	PSC	R/W	0x0	计数器时钟 (CK_CNT) 预分频值: $f_{CK_CNT} = f_{CK_PSC} / (PSC[15:0] + 1)$ 这是一个preload寄存器, 在update事件发生时其内容被载入shadow寄存器

11.4.9 TIM 自动重载寄存器/TIM_ARR

偏移: 0x2C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	ARR	R/W	0x0	计数溢出时的自动重载值: 这是一个preload寄存器, 在update事件发生时其内容被载入shadow寄存器

11.4.10 TIM 捕捉/比较寄存器 1/TIM_CCR 1

偏移: 0x34, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留

位	名称	属性	复位值	描述
15:0	CCR1	R/W	0x0	捕捉/比较通道 1 寄存器 如果通道 1 配置为输出： 这是一个 preload 寄存器，其内容被载入 shadow 寄存器后用于与计数器比较产生 OC1 输出。 如果通道 1 配置为输入： CCR1 保存最近一次输入捕捉事件发生时的计数器值，此时 CCR1 为只读

11.5 使用说明

11.5.1 计数器模式

往上计数：

- 在往上计数模式中，counter 从 0 计数到自动重载值，然后重新到 0 开始计数，并产生中断。而且在此时，UEV 事件发生。
- 当 UEV 事件发生时，芯片内部加载寄存器才会被更新。

11.5.2 输入捕获模式

在输入捕获模式中，当在相应的 ICx 信号出现触发沿的时候，捕捉寄存器（CCR）会把当时的 counter 值保存下来。当一次捕获发生后，相应的中断标志被置位，同时产生一次捕获中断。CCIF 由软件清 0。触发变化沿可以由寄存器控制是上升沿或下降沿。捕捉源可以选择滤波或不滤波

11.5.3 PWM 模式

PWM 模式可以产生波形，其频率取决于 ARR 寄存器和 PSC，而占空比取决于 CCR 寄存器。

PWM 边沿对齐模式：向上计数

向上计数的情况下，配置 TIM_CCER.CCP 为 0 时：

- OCxREF 信号在 $CNT < CCR$ 时为高电平，否则为低电平。
- 如果 CCR 值大于 ARR 值，则 OCxREF 被锁定为 1；
- 如果 CRR 为 0，则 OCxREF 被固定为 0。

下图为 ARR=7 时的 PWM 波形实例。




图 11-13: PWM 向上计数时序图

11.5.4 互补输出和死区插入

互补输出: TIM1、2、3 均可输出两路互补 PWM, 配置 TIM_CCR.CCR 和 TIM_CCR.CCRN, 使能 TIM_CR.PWM_DEAD 后, 可输出互补信号 OCx 和 OCxN。(注: 使能了 TIM_CR.PWM_DEAD 后, 会以 CCRN 和 CCR 的最小值去做 CCR, 以 ARR 和 ARR 的最大值做 ARR)。

死区插入: 死区时间由 TIM_ARR.ARR 和 TIM_ARR.ARRN 的差值、TIM_CCR.CCR 和 TIM_CCR.CCRN 的差值决定。(注: 当 ARR=2 CCR=1 这种情况下不能调节出死区)。

11.6 使用流程

注意:

- 若想将 TIM_ARR、TIM_CCR、TIM_PSC 的值立即载入到 shadow 寄存器中, 则写入后手动将 TIM_EGR 写 1 触发 Update 事件, 并清除 TIM_SR.UIF 状态。
- 使能了 TIM_CR.ARPE 后, 新的 TIM_ARR、TIM_CCR、TIM_PSC 值会在触发 Update 事件后才会载入到 shadow 寄存器中。

11.6.1 普通定时器

1. 配置 TIM_CR1.URS, 仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求。

2. 配置 TIM_CR1.APRE, ARR 寄存器使能 preload。
3. 配置 TIM_PSC.PSC, 设置预分频值。
4. 配置 TIM_ARR.ARR, 设置重载值。
5. 配置 TIM_EGR 为 1, 手动产生 Update 事件将 ARR 和 PSC 的值立即载入到 shadow 寄存器, 并清除 TIM_SR.UIF。
6. 配置 TIM_DIER.UIE 允许 Update 事件中断。
7. 使能定时器中断并设置中断回调函数。
8. 配置 TIM_CR.CEN, 启动 TIM 计数。

11.6.2 PWM 输出

1. 根据 IO 复用关系, 将 IO 复用为 TIM_CH 和 TIM_CHN。
2. 配置 TIM_CR1.URS, 仅计数器上溢出或下溢出会产生 update 中断或 DMA 请求。
3. 配置 TIM_CR1.APRE, ARR 寄存器使能 preload。
4. 配置 TIM_PSC.PSC, 设置预分频值。
5. 配置 TIM_CCER.CC1E 为 0, OC1 不 active。
6. 配置 TIM_CCMR1, CC1 通道配置为输出, 输出比较模式配置-PWM 模式 1。
7. 配置 REG_TIM1_CCR1, 通道 1 配置为输出: 这是一个 preload 寄存器, 其内容被载入 shadow 寄存器后用于与计数器比较产生 OC1 输出。
8. 配置 TIM_CCER.CCE, 使能 OC 通道输出。
9. 配置 TIM_CR.CEN, 启动 TIM 计数。

11.6.3 输入捕获

1. 根据 IO 复用关系, 将 IO 复用为 TIM_CH。
2. 配置 TIM_CCER, 关闭通道使能, 确保之后通道配置成功。
3. 配置 TIM_PSC.PSC, 设置预分频值。
4. 配置 TIM_ARR.ARR, 设置重载值。
5. 配置 TIM_CCMR1, 选择输入通道, IC1 映射到 TI1。
6. 配置 TIM_CCER, 选择计数有效沿 取反模式-捕捉在 IC1 的下降沿进行, 打开通道使能。
7. 配置 TIM_EGR, 软件更新事件。
8. 配置 TIM_DIER, 使能捕捉中断。
9. 使能定时器中断并设置中断回调函数。
10. 配置 TIM_CR.CEN, 启动 TIM 计数。

12 LPTIMER

12.1 概述

LPTIMER 是运行在 Always-On 电源域下的 16 位低功耗定时器/计数器模块。通过选择合适的工作时钟，LPTIMER 可以在各种低功耗模式下保持运行，并且只消耗很小的电量。LPTIMER 甚至可以在没有内部时钟的条件下工作，因此可实现休眠模式下的外部脉冲计数功能。此外，与外部输入的触发信号结合，可以实现低功耗超时唤醒功能。

12.2 主要特性

- 16-bit up-counter
- 3-bit 异步时钟预分频器，8 种分频系数（1、2、4、8、16、32、64、128）
- 可选工作时钟源：
 - 外部时钟源：LPTIN（带有模拟滤波）
 - 内部时钟源：LSCLK、RCLP、系统时钟
- 16-bit 比较寄存器
- 16-bit 目标值寄存器
- 软件/硬件触发
- 输入极性选择
- 无时钟外部脉冲计数
- 外部触发的休眠超时唤醒
- 支持 16-bit PWM

12.3 功能描述

12.3.1 普通定时器

LPTIMER 可以使用内部或外部时钟进行工作，使能后有两个计数时钟周期的同步过程，然后开始工作。

12.3.2 Trigger 脉冲触发计数

使用内部时钟工作，采样外部输入的异步 Trigger 信号，可以对 Trigger 信号的上升、下降、双边沿计数。当脉冲数量达到设定的比较值或溢出后，相应的中断标志位会置 1。使能前后有两个计数

时钟周期的同步过程。

12.3.3 外部异步脉冲计数

直接使用外部输入脉冲作为工作时钟，极性可配置为上升沿或下降沿，使能后立即开始工作无需同步过程。

12.3.4 Timeout 模式

使用内部或外部时钟工作，采样外部输入的异步 Trigger 信号。首次采样到 Trigger 信号后启动计数器，启动后采样到 Trigger 信号则清零并重启计数器。如果计数器在溢出前没有采样到 Trigger 信号，则产生溢出中断并停止计数，清除使能。使能后有两个计数时钟周期的同步过程。

12.3.5 计数模式

LPTIMER 有两种计数模式：

连续计数模式：计数器使能后保持运行，直到被关闭为止。计数器达到目标值后回到 0 重新开始计数，并产生溢出中断。

单次计数模式：计数器被触发后计数到目标值后回到 0，并自动停止，产生溢出中断。由于溢出信号和 lpten 使能信号位于不同的时钟域，关闭使能信号采用异步复位同步释放的方式实现。

12.3.6 外部触发的超时唤醒

LPTIMER 可以由外部输入的 trigger 信号触发使能，也可以由软件触发使能。在 Timeout 模式下，第一个外部触发输入的有效沿将启动计数器，而后续触发信号将清零计数器。如果在计数器达到比较值之前没有有效触发信号到来，则产生超时中断，唤醒 MCU。

外部输入 trigger 信号的有效沿可以由寄存器配置，外部 trigger 信号被认为是一个异步输入，因此有效沿的采样和判决有至少 2 个计数时钟周期的延迟。

12.3.7 16-bit PWM

使能 PWM 模式后 LPTIM 从 0x0000 开始计数，计数值等于比较值时输出置高，计数值等于终值寄存器时输出变低；PWM 周期由终值寄存器决定，占空比由比较值寄存器决定。

12.4 寄存器描述

LPTimer 寄存器基地址：0x4000_1000

表 12-1: LPTimer 寄存器列表

偏移地址	名称	描述
0x00	LPTIM_CFG	配置寄存器
0x04	LPTIM_CNT	计数值寄存器
0x08	LPTIM_CMP	比较值寄存器
0x0C	LPTIM_TARGET	目标值寄存器
0x10	LPTIM_IE	中断使能寄存器
0x14	LPTIM_IF	中断状态寄存器
0x18	LPTIM_CTRL	控制寄存器

12.4.1 配置寄存器/LPTM_CFG

偏移: 0x00, 复位值: 0x0000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15	FLTEN	R/W	0x0	外部触发信号滤波使能: 使能后, 将滤除维持时间短于 2 个计数时钟周期的外部触发信号。 0: 禁用滤波功能 1: 启用滤波功能
14:13	RSV	-	-	保留
12:10	DIVSEL	R/W	0x0	计数时钟分频选择: 000: 1 分频 001: 2 分频 010: 4 分频 011: 8 分频 100: 16 分频 101: 32 分频 110: 64 分频 111: 128 分频
9:8	CLKSEL	R/W	0x0	时钟源选择: 00: 选择 SCLK (即系统低速时钟 32K RCL) 作为计数时钟 01: 选择 RCLP 作为计数时钟(即选择 CLK_1Hz 作为 RCLP) 10: 选择 PCLK 的门控时钟 (PCLK) 作为计数时钟 11: 选择 LPTIN (由 SYSREG->SYSCTRL1[11]选择的外部引脚或 CLK_1Hz) 作为计数时钟
7	EDGESEL	R/W	0x0	LPTIN 输入边沿选择: 0: LPTIN 的上升沿计数 1: LPTIN 的下降沿计数

位	名称	属性	复位值	描述
6:5	TRIGCFG	R/W	0x0	外部触发边沿选择： 00：外部输入信号上升沿 trigger 01：外部输入信号下降沿 trigger 10/11：外部输入信号上升下降沿 trigger
4	POLARITY	R/W	0x0	计数时钟分频选择： 0：正极性波形，即第一次计数值=比较值时产生输出波形上升沿 1：负极性波形，即第一次计数值=比较值时产生输出波形下降沿
3	PWM	R/W	0x0	脉宽调制模式： 0：周期方波输出模式 1：PWM 输出模式
2	MODE	R/W	0x0	计数模式： 0：连续计数模式：计数器被触发后保持运行，直到被关闭为止。计数器达到目标值后回到 0 重新开始计数，并产生溢出中断。 1：单次计数模式：计数器被触发后计数到目标值后回到 0，并自动停止，产生溢出中断。
1:0	TMODE	R/W	0x0	工作模式选择： 00：带波形输出的普通定时器模式 01：Trigger 脉冲触发计数模式 10：外部异步脉冲计数模式 11：Timeout 模式

12.4.2 计数值寄存器/LPTM_CNT

偏移：0x04，复位值：0x0000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CNT	R/W	0x0	计数器数值

12.4.3 比较值寄存器/LPTM_CMP

偏移：0x08，复位值：0x0000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	CMP	R/W	0x0	比较值

12.4.4 目标值寄存器/LPTM_TARGET

偏移：0x0C，复位值：0x0000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	TARGET	R/W	0x0	目标值

12.4.5 中断使能寄存器/LPTM_IE

偏移: 0x10, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	TRIGIE	R/W	0x0	外部触发到来中断使能位: 1: 外部触发到来中断使能 0: 外部触发到来中断禁止
1	OVIE	R/W	0x0	计数器溢出中断使能位: 1: 计数器溢出中断使能 0: 计数器溢出中断禁止
0	COMPIE	R/W	0x0	比较匹配中断使能位: 1: 计数器值和比较值匹配中断使能 0: 计数器值和比较值匹配中断禁止

12.4.6 中断标志寄存器/LPTM_IF

偏移: 0x14, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	TRIGIF	R/W1C	0x0	外部触发到来中断标志位, 写 1 清零: 1: 外部触发到来中断产生 0: 无中断产生
1	OVIF	R/W1C	0x0	计数器溢出中断使能位, 写 1 清零: 1: 计数器溢出中断产生 0: 无中断产生
0	COMPIF	R/W1C	0x0	比较匹配中断使能位, 写 1 清零: 1: 计数器值和比较值匹配中断产生 0: 无中断产生

12.4.7 控制寄存器/LPTM_CTRL

偏移: 0x18, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	LPTEN	R/W	0x0	LPTIM 使能位: 1: 使能计数器计数 0: 禁止计数器计数

12.5 使用流程

12.5.1 普通定时器

1. 配置开启 LPTIMER 模块时钟与复位 PERI_RESET / PERI_CLKEN。
2. 配置 LPTM_CFG.CLKSEL，选择时钟源。
3. 配置 LPTM_CFG.DIV，设置分频值。
4. 配置 LPTM_CFG.MODE，设置计数模式。
5. 配置 LPTM_CFG.TMODE，选择普通定时器模式。
6. 配置 LPTM_TARGET 目标寄存器值。
7. 使能 LPTM_IE 中断寄存器，选择溢出中断。
8. 使能 LPTM_CTRL.LPTEN 位，启动计数器。

12.5.2 PWM 输出

1. 配置开启 LPTIMER 模块时钟与复位 PERI_RESET / PERI_CLKEN。
2. 配置相应的 GPIO 引脚复用为 LPTIM_OUT。
3. 配置 LPTM_CFG.CLKSEL，选择时钟源。
4. 配置 LPTM_CFG.DIV，设置分频值。
5. 配置 LPTM_CFG.MODE，设置计数模式。
6. 配置 LPTM_CFG.PWM，选择 PWM 输出模式。
7. 配置 LPTM_CFG.POLARITY，选择波形极性。
8. 配置 LPTM_CFG.TMODE，选择普通定时器模式。
9. 配置 LPTM_CMP 比较寄存器值。
10. 配置 LPTM_TARGET 目标寄存器值。
11. 使能 LPTM_IE 中断寄存器，打开中断。
12. 使能 LPTM_CTRL.LPTEN 位，启动计数器。

12.5.3 Trigger 脉冲触发计数模式

1. 配置开启 LPTIMER 模块时钟与复位 PERI_RESET / PERI_CLKEN。
2. 配置相应的 GPIO 引脚复用为 LPTIM_EXT。
3. 配置 LPTM_CFG.CLKSEL，选择时钟源。
4. 配置 LPTM_CFG.DIV，设置分频值。
5. 配置 LPTM_TARGET 目标寄存器值。

6. 配置 LPTM_CFG.MODE，设置计数模式。
7. 配置 LPTM_CFG.TRIGCFG，设置外部触发边沿。
8. 配置 LPTM_CFG.TMODE，选择 Trigger 脉冲触发计数模式。
9. 使能 LPTM_IE.TRIGIE 中断寄存器，打开外部触发中断。
10. 使能 LPTM_CTRL.LPTEN 位，启动计数器。

12.5.4 外部异步脉冲计数模式

1. 配置开启 LPTIMER 模块时钟与复位 PERI_RESET / PERI_CLKEN；
2. 配置相应的 GPIO 引脚复用为 LPTIM_IN；
3. 配置 LPTM_CFG.CLKSEL，选择时钟源为 LPTIN；
4. 配置 LPTM_CFG.DIV，设置分频值；
5. 配置 LPTM_CFG.MODE，设置计数模式；
6. 配置 LPTM_CFG.EDGESEL，设置 LPTIN 输入边沿；
7. 配置 LPTM_CFG.TMODE，选择外部异步脉冲计数模式；
8. 配置 LPTM_TARGET 目标寄存器值；
9. 使能 LPTM_IE 中断寄存器，打开中断；
10. 使能 LPTM_CTRL.LPTEN 位，启动计数器。

12.5.5 Timeout 模式

1. 配置开启 LPTIMER 模块时钟与复位 PERI_RESET / PERI_CLKEN。
2. 配置相应的 GPIO 引脚复用为 LPTIM_EXT。
3. 配置 LPTM_CFG.CLKSEL，选择时钟源 LSCLK。
4. 配置 LPTM_CFG.DIV，设置分频值。
5. 配置 LPTM_CFG.MODE，设置计数模式。
6. 配置 LPTM_CFG.TRIGCFG，设置外部触发边沿。
7. 配置 LPTM_CFG.TMODE，选择 Timeout 模式。
8. 配置 LPTM_TARGET 目标寄存器值。
9. 使能 LPTM_IE 中断寄存器，打开溢出中断。
10. 使能 LPTM_CTRL.LPTEN 位，启动计数器。

注意：计数器溢出前没有出现新的 trigger，则产生溢出中断并停止计数，并清除使能，如果要重新使用，需要再次使能该中断。

13 GPIO

13.1 概述

GPIO 包含通用数据输入输出接口，这些管脚可以与其他功能管脚共享，这取决于芯片的配置。通过这些数据接口，可以配置任意数目的管脚作为中断信号输入。

13.2 主要特性

- 所有输入/输出引脚方向都可以通过软件进行配置
- 每个 GPIO_IN 引脚可配置成边沿或电平方式触发中断

13.3 寄存器描述

- GPIOA 寄存器基地址：0x4000_4000
- GPIOB 寄存器基地址：0x4000_4400
- GPIOC 寄存器基地址：0x4000_4800
- GPIOD 寄存器基地址：0x4000_4C00

表 13-1: GPIO 寄存器列表

偏移地址	名称	描述
0x00	GPIO_DIR	数据方向寄存器
0x08	GPIO_SET	输出置位寄存器
0x0C	GPIO_CLR	输出清零寄存器
0x10	GPIO_ODATA	输出数据寄存器
0x14	GPIO_IDATA	输入数据寄存器
0x18	GPIO_IEN	中断使能寄存器
0x1C	GPIO_IS	中断触发模式寄存器
0x20	GPIO_IBE	中断边沿触发设置寄存器
0x24	GPIO_IEV	中断高低电平触发设置寄存器
0x28	GPIO_IC	中断清除寄存器
0x2C	GPIO_RIS	原始中断状态寄存器
0x30	GPIO_MIS	屏蔽后中断状态寄存器

13.3.1 数据方向寄存器/GPIO_DIR

偏移：0x00，复位值：0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留

位	名称	属性	复位值	描述
7:0	DIR	R/W	0x0	输入输出方向控制寄存器：每一位对应一个 IO。 0：输入 1：输出

注意：GPIOx_DIR[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应，例如 GPIOA_DIR[1] 与 PA1 对应。

13.3.2 输出置位寄存器/GPIO_SET

偏移：0x08，复位值：0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Set	W	0x0	输出置位寄存器：每一位对应一个 IO。 0：无效操作 1：当 IO 为输出时，写 1 使 IO 置位

注意：GPIOx_SET[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应，例如 GPIOA_SET[1] 与 PA1 对应。

13.3.3 输出清零寄存器/GPIO_CLR

偏移：0x0C，复位值：0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Clr	W	0x0	输出清零寄存器：每一位对应一个 IO。 0：无效操作 1：当 IO 为输出时，写 1 使 IO 清零

注意：GPIOx_CLR[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应，例如 GPIOA_CLR[1] 与 PA1 对应。

13.3.4 输出数据寄存器/GPIO_ODATA

偏移：0x10，复位值：0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	OData	R/W	0x0	输出数据寄存器：每一位对应一个 IO。 当 IO 为输出时，该寄存器直接控制 IO 的输出值

注意：GPIOx_ODATA[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应，例如 GPIOA_ODATA[1] 与 PA1 对应。

13.3.5 输入数据寄存器/GPIO_IDATA

偏移: 0x14, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	IData	R	0x0	输入数据寄存器: 每一位对应一个 IO。 读取此寄存器以查看 IO 的电平

注意: GPIOx_IDATA[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA_IDATA[1] 与 PA1 对应。

13.3.6 中断使能寄存器/GPIO_IEN

偏移: 0x18, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Ien	R/W	0x0	中断使能: 每一位对应一个 IO。 0: 禁止相应引脚中断 1: 使能相应引脚中断

注意: GPIOx_IEN[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA_IEN[1] 与 PA1 对应。

13.3.7 中断触发模式寄存器/GPIO_IS

偏移: 0x1C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Is	R/W	0x0	中断触发模式: 每一位对应一个 IO。 0: 边沿检测 1: 电平检测

注意: GPIOx_IS[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA_IS[1] 与 PA1 对应。

13.3.8 中断边沿触发设置寄存器/GPIO_IBE

偏移: 0x20, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Ibe	R/W	0x0	中断边沿触发设置: 每一位对应一个 IO 0: 单边沿触发 1: 双边沿触发

注意: GPIOx_SET[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA_SET[1] 与 PA1 对应。

13.3.9 中断高低电平触发设置寄存器/GPIO_IEV

偏移: 0x24, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	lev	R/W	0x0	中断高低电平触发设置: 每一位对应一个 IO。 0: 下降沿/低电平触发 1: 上升沿/高电平触发

注意: GPIOx_IEV[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA_IEV[1]与 PA1 对应。

13.3.10 中断清除寄存器/GPIO_IC

偏移: 0x28, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	lc	R/W1C	0x0	8 位寄存器, GPIO 中断清除寄存器: 0= 无效操作 1= 清除对应引脚中断

注意: GPIOx_IC[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA_IC[1]与 PA1 对应。

13.3.11 原始中断状态寄存器/GPIO_RIS

偏移: 0x2C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Ris	R	0x0	原始中断状态: 每一位对应一个 IO。 0: 对应引脚无中断挂起 1: 对应引脚有中断挂起

注意: GPIOx_RIS[y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA_RIS[1]与 PA1 对应。

13.3.12 屏蔽后中断状态寄存器/GPIO_MIS

偏移: 0x30, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Mis	R	0x0	屏蔽后中断状态: 每一位对应一个 IO。 0: 对应引脚无中断挂起 1: 对应引脚有中断挂起

注意: GPIOx_MIS [y] (x=A...D) 寄存器中的 8 位与该组 8 个引脚一一对应, 例如 GPIOA_MIS [1]

与 PA1 对应。

13.4 使用流程

13.4.1 输出模式

1. 配置 GPIO_DIR 寄存器，将相应引脚对应位置 1 选择 GPIO 输出方向。
2. 可使用 GPIO_SET/GPIO_CLR 或 GPIO_ODATA 来设置输出电平。

13.4.2 输入模式

1. 配置 GPIO_DIR 寄存器，将相应引脚对应位置 0 选择 GPIO 输入方向。
2. 使用 GPIO_IDATA 来读取输入引脚电平。

13.4.3 中断触发模式

中断初始化过程：

1. 配置 GPIO_DIR 寄存器，将相应引脚对应位置 0 选择 GPIO 输入方向。
2. 清除 GPIO_IE 以避免异常。
3. 配置寄存器 GPIO_IS，选择是边沿/电平触发类型。
4. 若在边沿触发方式下，配置寄存器 GPIO_IBE，确定是单边触发还是双边触发；在单边触发方式下，配置寄存器 GPIO_IEV，确定是哪种边沿触发类型。
5. 若在电平触发方式下，配置寄存器 GPIO_IEV，确定是哪种电平触发类型。
6. 配置寄存器 GPIO_IC 来清除中断。
7. 配置寄存器 GPIO_IEN 使能相应位中断。

13.4.4 清除中断

写 GPIO_IC 来清除中断状态。如果在清除寄存器的同时有新的边沿触发中断产生，这个新的中断将会保持有效直到下一次清除。读取中断状态操作应该在写 GPIO_IC 之前进行，写 GPIO_IC 操作将清除相应中断状态。

14 CRC

14.1 概述

本模块是一个以多项式 $G(x) = x^{16} + x^{12} + x^5 + 1$ 为计算式的硬件 16 位 CRC 循环冗余校验计算电路。可以根据用户预设的 CRC 初值，通讯数据计算出合适的 CRC 结果，并且支持设置输入数据与结果的正反向。

14.2 主要特性

- 支持多项式 $G(x) = x^{16} + x^{12} + x^5 + 1$
- 支持输入数据与结果的正反向
- 8 位数据输入，16 位数据读取

14.3 寄存器描述

寄存器基地址：0x4000_1800

表 14-1: CRC 寄存器列表

偏移地址	名称	描述
0x0	CRC_DATA	数据寄存器
0x4	CRC_INIT	初始值寄存器
0x8	CRC_CTRL	控制寄存器

14.3.1 数据寄存器/CRC_DATA

偏移：0x00，复位值：0x0000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:8	RSLT2	R	0x0	读出 16 位 CRC 计算结果的高 8 位
7:0	DATA_RSLT1	R/W	0x0	写：写入需要进行 CRC 校验计算的数据，如需要校验的数据不止 8 位需按顺序逐次写入 读：读出 16 位 CRC 计算结果的低 8 位

注意：

- 低 8 位对于需校验数据来说为只写，写入后无法再次读出。
- 读操作返回 16 位 CRC 计算结果，其中低 8 位为与数据寄存器复用。
- 读操作将会对 CRC 计算清零，即读操作后将会重新载入初始值，次输入数据时会进行与读之前结果无关的新一轮计算。

14.3.2 初始值寄存器/CRC_INIT

偏移: 0x04, 复位值: 0x0000

位	名称	属性	复位值	描述
31:16	RSV	-	-	保留
15:0	INIT	R/W	0x0	写入 16 位 CRC 初始值

14.3.3 控制寄存器/CRC_CTRL

偏移: 0x08, 复位值: 0x0000

位	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2	RSLT_REV	R/W	0x0	CRC 计算结果是否进行高低位倒序: 1: 倒序 0: 不倒序
1	DATA_REV	R/W	0x0	CRC 计算数据是否进行高低位倒序: 1: 倒序 0: 不倒序
0	INIT_REV	R/W	0x0	CRC 初始值是否进行高低位倒序: 1: 倒序 0: 不倒序

14.4 使用流程

1. 配置开启 CRC 模块时钟与复位 PERI_RESET / PERI_CLKEN。
2. 设置 16 位初始值 CRC_INIT。
3. 设置 CRC_CTRL, 选择数据是否倒序。
4. 向 CRC_DATA 中写入 8 位 CRC 计算数据, 如没有完成 CRC 数据输入顺次输入之后 8 位数据直至输入完成。
5. 读 CRC_DATA, 将返回一次 CRC 计算结果。

注意: 读取结果后 CRC 计算模块将结束当前计算并重新载入初始值以备下次计算使用。

15 WDT

15.1 概述

看门狗定时器在到达超时的值的时候可以产生不可屏蔽中断或者是复位。当系统由于软件错误或是由于外部设备故障而无法按照预期的方式响应的时候，使用看门狗定时器可以重新获得控制权。

15.2 主要特性

- 32 位递减并且可编程装载的寄存器
- 独立的看门狗时钟使能
- 带中断屏蔽的中断生成逻辑
- 软件跑飞保护锁定寄存器
- 复位使能/禁止产生逻辑
- 调试期间，微处理器的 CPU 暂停时，用户可使能的停滞

15.3 寄存器描述

寄存器基地址：0x4000_2400

表 15-1: WDT 寄存器列表

偏移地址	名称	描述
0x00	WDT_LOAD	装载寄存器
0x04	WDT_CNT	计数寄存器
0x08	WDT_CTRL	控制寄存器
0x0C	WDT_CLR	清除寄存器
0x10	WDT_INTRAW	中断原始状态寄存器
0x14	WDT_MINTS	中断状态寄存器
0x18	WDT_STALL	控制寄存器
0x1C	WDT_LOCK	计数锁存寄存器

15.3.1 装载寄存器/WDT_LOAD

偏移：0x00，复位值：0xFFFFFFFF

位	名称	属性	复位值	描述
31:0	Load	R/W	0xFFFFFFFF	WDOG 初始装载值

15.3.2 计数寄存器/WDT_CNT

偏移：0x04，复位值：0xFFFFFFFF

位	名称	属性	复位值	描述
31:0	Cnt	R	0xFFFFFFFF	WDOG 内部 Cnt 计数值

15.3.3 控制寄存器/WDT_CTRL

偏移：0x08，复位值：0x10000000

位	名称	属性	复位值	描述
31	Wrc	R	0x1	WDT 加载值设置或写 WDOG_CTRL 寄存器生效。向 WDOG_LOAD 或者 WDOG_CTRL 寄存器进行写操作时，设置位生效会有一定时间的延时。 0：设置为仍未生效 1：设置位生效
30:2	RSV	-	-	保留
1	Rsten	RW	0x0	WDT 溢出复位使能： 0：不使能溢出复位功能 1：使能溢出复位功能
0	Inten	RW	0x0	WDT 中断使能： 0：不使能中断 1：使能中断

15.3.4 清除寄存器/WDT_CLR

偏移：0x0C，复位值：0x00000000

位	名称	属性	复位值	功能描述
31:0	Clr_carry	W	0x0	向此寄存器写入任何值，将清除 WDT 溢出状态，从而清除掉中断和复位。

15.3.5 中断原始状态寄存器/WDT_INTRAW

偏移：0x10，复位值：0x00000000

位	名称	属性	复位值	功能描述
31:0	Intraw	R	0x0	原始中断寄存器，未经中断使能屏蔽： 0：WDT 内部未发生溢出 1：WDT 内部发生溢出

15.3.6 中断状态寄存器/WDT_MINTS

偏移：0x14，复位值：0x00000000

位	名称	属性	复位值	功能描述
31:0	Intms	R	0x0	0: WDT 未产生中断 1: WDT 产生中断

15.3.7 计数暂停使能寄存器/WDT_STALL

偏移: 0x18, 复位值: 0x00000000

位	名称	属性	复位值	功能描述
31:9	RSV	-	-	保留
8	Stall	R/W	0x0	WDT 在芯片处于 HALT 状态时不计数功能的使能位: 0: 不使能 HALT 状态计数器停止工作功能 1: 使能 HALT 状态计数器停止工作功能
7:0	RSV	-	-	保留

15.3.8 计数锁存寄存器/WDT_LOCK

偏移: 0x1C, 复位值: 0x00000000

位	名称	属性	复位值	功能描述
31:0	Lock	W	0x0	WDT LOCK 功能使能, 当使能 LOCK 功能时, 除此寄存器外的所有 WDT 寄存器均不可写。 任意值: 使能 WDT Lock 功能 0x1ACCE551: 清除 WDT Lock 功能。

15.4 使用流程

15.4.1 定时器配置

1. 向 WDT_LOCK 寄存器写入 0x1ACCE551 解锁寄存器。
2. 在 WDT_LOAD 寄存器里装载所需要的加载值。
3. 等待 WDT_CTRL 寄存器的 WRC 位被置位。
4. 在 WDT_CTRL 寄存器自行选择 RSTEN 复位功能和 INTEN 中断功能。
5. 等待 WDT_CTRL 寄存器的 WRC 位被置位。
6. 向 WDT_LOCK 寄存器写入任意值锁定寄存器。
7. 若同时开启 RSTEN 复位功能和 INTEN 中断功能, 在每次溢出中断中进行喂狗; 若初始化后或喂狗后的在第二次计数溢出前未进行喂狗, 系统将复位。

15.4.2 喂狗流程配置

1. 向 WDT_LOCK 寄存器写入 0x1ACCE551 解锁寄存器。

2. 在 WDT_LOAD 寄存器里装载所需要的重载值。
3. 向 WDT_LOCK 寄存器写入任意值锁定寄存器。

16 WWDT

16.1 概述

带窗口的看门狗是一个与 CPU 同步运行的看门狗，目的是实时监控 CPU 运行状态，在 CPU 运行异常的情况下复位 CPU，避免不可预计的后果。

为了保证同步性和实时性，WWDT 使用 PCLK 时钟工作，内部有一个预分频电路，以产生同步计数使能信号。

16.2 主要特性

- 计数时钟 PCLK 为 102MHz
- 最短溢出时间为 40.2μs（4096 个 PCLK 周期）
- 最长溢出时间为 41.1 ms（4096 × 1024 个 PCLK 周期）
- 计数模式为从 0 开始向上计数
- 溢出时间可选择 1/ 4/ 16/ 64/ 128/ 256/ 512/ 1024 个 4096 倍的 PCLK 周期
- 窗口开放期为计数器大于或等于溢出时间的 50%

16.3 功能描述

WWDT 在芯片复位后默认关闭，软件需对 WWDT 控制寄存器写入 0x5A 来启动 WWDT。WWDT 启动后，如果软件在窗口开放期内对 WWDT 控制寄存器写 0xAC，将清零计数器。WWDT 一旦使能后不能关闭，直到下一次复位，WWDT 复位发生后将会关闭 WWDT。

WWDT 使用 PCLK 工作，内置 4096 倍预分频电路，计数器溢出时间长度可配置为 1/ 4/ 16/ 64/ 128/ 256/ 512/ 1024 个 4096 倍的 PCLK 周期，溢出时间长度计算公式如下：

$$t_{WWDT} = T_{PCLK} \times 4096 \times N_{CFG}$$

下表为一些计算例子：

PCLK 频率	溢出长度配置	溢出时间 (ms)
102 MHz	1	0.040157
	4	0.160627
	16	0.642510
	64	2.570039
	128	5.140078
	256	10.280157
	512	20.560314

PCLK 频率	溢出长度配置	溢出时间 (ms)
	1024	41.120627

WWDT 只允许在窗口开放期内进行清除, 否则将直接触发复位。使能窗口为计数器的后半周期, 软件在清零看门狗之前应注意查询计数值。




图 16-1: WWDT 计数器刷新时序图

当以下任一情况发生时, WWDT 将产生 CPU 复位信号:

- 计数器溢出
- 对 WWDT 控制寄存器写 0xAC 以外的值 (可用于触发 CPU 软件复位)
- 在窗口关闭期内对 WWDT 控制寄存器写 0xAC
- 当计数器达到溢出时间的 75% 时, 会触发一个预警中断。

16.4 寄存器描述

寄存器基地址: 0x4000_2800

表 16-1: WWDT 寄存器列表

偏移地址	名称	描述
0x00	WWDT_CTRL	控制寄存器
0x04	WWDT_CFG	配置寄存器
0x08	WWDT_CNT	计数寄存器
0x0C	WWDT_IE	中断使能寄存器
0x10	WWDT_IF	中断标志寄存器
0x14	DIV_CNT	PCLK 预分频计数寄存器

16.4.1 控制寄存器/WWDT_CTRL

偏移: 0x00, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留
7:0	Wwdt_ctrl	W	0x0	当 CPU 向此地址写入 0x5A 时启动 WWDT。 在启动 WWDT 后, 当 CPU 向此地址写入 0xAC 时清零计数器。 在启动 WWDT 后, 当 CPU 向此地址写入非 0xAC 的值时复位系统。

16.4.2 配置寄存器/WWDT_CFG

偏移: 0x04, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:3	RSV	-	-	保留
2:0	Wwdt_cfg	R/W	0x0	配置看门狗溢出时间: 000: TPCLK × 4096 × 1 001: TPCLK × 4096 × 4 010: TPCLK × 4096 × 16 011: TPCLK × 4096 × 64 100: TPCLK × 4096 × 128 101: TPCLK × 4096 × 256 110: TPCLK × 4096 × 512 111: TPCLK × 4096 × 1024

16.4.3 计数寄存器/WWDT_CNT

偏移: 0x08, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:10	RSV	-	-	保留
9:0	Wwdt_cnt	R	0x0	WWDT 计数寄存器值, 软件可通过查询此寄存器了解 WWDT 计时进度。

16.4.4 中断使能寄存器/WWDT_IE

偏移: 0x0C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	Wwdt_ie	R/W	0x0	WWDT 中断使能: 0: 中断使能禁止 1: 中断使能打开

16.4.5 中断标志寄存器/WWDT_IF

偏移: 0x10, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:1	RSV	-	-	保留
0	Wwdt_if	R/W1C	0x0	WWDT 75%计时中断标志: 0: 无中断产生 1: 中断标志置位

16.4.6 PCLK 预分频计数寄存器/DIV_CNT

偏移: 0x14, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:12	RSV	-	-	保留
11:0	Div_cnt	R	0x0	本寄存器是 PCLK 预分频计数器, 只读。每经过 4096 个 PCLK 周期, WWDT_CNT 就会加 1。

16.5 使用流程

16.5.1 定时器配置

1. 在 WWDT_CFG 寄存器设置溢出时间长度。
2. 在 WWDT_IE 寄存器里打开中断使能。
3. 在 WWDT_CTRL 寄存器中写入 0x5A 启动 WWDT 定时器。
4. 等待发生中断(计数到 75%时间产生中断)。
5. 等待发生复位(溢出后产生复位)。
6. 可以在中断中进行喂狗(即计数到 75%时间产生中断时喂狗)。

16.5.2 喂狗流程配置

在计数时间 50%~100%之内, 在 WWDT_CON 寄存器中写入 0xAC 清零计数器。

17 ADC

17.1 概述

12 位 ADC 是一种采用逐次逼近方式的模拟数字转换器。ADC 可以转换 7 个外部通道的模拟信号。模拟看门狗允许应用程序来检测输入电压是否超出用户设定的阈值。各种通道的 A/D 转换可以配置成单次转换模式。ADC 转换的结果存储在 12 位数据寄存器中。

17.2 主要特性

- 32 位递减并且可编程装载的寄存器
- 可配置 12 位分辨率，可编程的采样时间
- 支持规则通道数据转换的 DMA 请求
- 模拟输入通道：7 个外部模拟输入通道
- 转换开始的发起：软件方式
- 转换模式：转换单个通道
 - 单次模式，每次触发转换一次选择的输入通道
- 中断的产生：规则组结束，或模拟看门狗事件
- 模拟看门狗
- ADC 供电要求：1.62V 到 3.6V，一般电源电压为 3.3V
- ADC 输入范围： $V_{SSA} \leq V_{IN} \leq V_{DDA}$

17.3 寄存器描述

ADC 寄存器基地址：0x4000_1C00

表 17-1: ADC 寄存器列表

偏置	名称	描述
0x00	ANCTRL	模拟电路控制寄存器
0x04	DGCTRL	数字电路控制寄存器
0x08	CLKCTRL	时钟控制寄存器
0x0C	CHAVGCFG	多次平均设置寄存器
0x10	RGLCHCFG	常规序列通道设置寄存器
0x14	CHDAT0	通道数据寄存器 0
0x18	CHDAT1	通道数据寄存器 1
0x1C	CHDAT2	通道数据寄存器 2
0x20	CHDAT3	通道数据寄存器 3
0x28	CHDAT5	通道数据寄存器 5

偏置	名称	描述
0x2C	CHDAT6	通道数据寄存器 6
0x30	CHDAT7	通道数据寄存器 7
0x34	SHADDAT	通道数据影子寄存器
0x38	FIFOOUT	接收器 FIFO 数据寄存器
0x3C	WDGEN	看门狗使能寄存器
0x40	WDGCOND	看门狗比较条件寄存器
0x44	STAT	当前状态寄存器
0x48	INTSTAT	中断状态/清除寄存器
0x4C	INTEN	中断使能寄存器
0x50	MINTSTAT	生效中断状态影子寄存器

17.3.1 模拟电路控制寄存器/ADC_ANCTRL

偏移: 0x00, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:25	RSV	-	-	保留
14	BUFFER_EN	R/W	0	ADC 与单位增益电压缓冲器的连接使能, 连接后可以转换微弱信号: 0: 断开连接 1: 保持连接, 用于转换微弱信号
13:4	RSV	-	-	保留
3	POWER_ON	R/W	0	ADC 上电控制: 模拟 ADC 上电后需要至少 32 个 ADCCLK 周期的稳定化过程。 0: 掉电 1: 上电
2	ADC_STOP	W1C	0	转换停止控制: 在任何状态下写 1 将使 ADC 控制器的采样器和接收器恢复初始值, 并进入空闲状态。采样器停止向模拟 ADC 发送 adc_soc 信号, 接收器不再接收新来的数据, 除非软件或硬件启动新的序列转换。此位不影响 ADCCLK 的产生, 也不影响寄存器或 RXFIFO。写 1 清 0, 读为 0。 0: 写入无效 1: 停止转换
1	RSV	-	-	保留
0	RGL_START	W1C	0	常规序列转换启动控制: 在稳定化状态或空闲状态下, 写 1 将立即启动常规序列转换; 在常规状态或注入状态下写 1 无效。写 1 清 0, 读为 0。 0: 写入无效 1: 软件启动常规序列转换

17.3.2 数字电路控制寄存器/ADC_DGCTRL

偏移: 0x04, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:29	RSV	-	-	保留
28	COMPLEMNT_EN	R/W	0	保存在寄存器和 RXFIFO 中的 ADC 转换数据取补码使能。 看门狗比较原码与阈值，不受此位的影响。 0: 保存数据原码 1: 保存数据补码
27:26	DMA_MOD	R/W	0	DMA 接收模式选择： 0 或 3: 禁用 DMA 接收 1: DMA 接收模式 1: 当 FIFO 有数据时会发出 DMA 请求。 2: DMA 接收模式 2: 当 ADC 控制器接收到数据时，会发出 DMA 请求，可读取通道数据寄存器 0~7 (CHDAT0~7) 或通道影子寄存器 (SHADDAT) 的数据。
25:24	RSV	-	-	保留
23	FIFO_EN	R/W	0	RXFIFO 使能： 0: 禁用 RXFIFO 1: 启用 RXFIFO
22	DATA_R_CLR	R/W	0	通道数据读取自动清除使能： 0: 读取通道数据寄存器后不会清除数据 1: 读取通道数据寄存器后将自动清除数据
21:16	RSV	-	-	保留
15:14	RGL_TRIG_EDG	R/W	0	常规序列转换触发信号边沿选择： 0: 禁止信号触发 1: 上升沿触发 2: 下降沿触发 3: 双边沿触发
13:10	RSV	-	-	保留
9:4	RSV	-	-	保留
3:2	RGL_MOD	R/W	0	常规序列转换模式选择： 0: 不转换 1: 单次扫描模式
1	RD_EDG	R/W	0	触发 ADC 控制器读取转换结果的 ADC_EOC 边沿选择： 0: ADC_EOC 上升沿 1: ADC_EOC 下降沿
0	ADCC_EN	R/W	0	ADC 控制器使能：此位控制时钟生成器、采样控制器和数据接收器。 0: 关闭 ADC 控制器 1: 启用 ADC 控制器

17.3.3 时钟控制寄存器/ADC_CLKCTRL

偏移: 0x08, 复位值: 0x0A400005

位	名称	属性	复位值	描述
31:28	RSV	-	-	保留
27:24	CH_SWITCH	R/W	0xA	通道选择切换的时间点：当 ADCCLK 计数器数到多少时切换通道。注意：请勿设为 0-3，因为当 ADCCLK 计数器数到 0-3 时，ADC 正在采样，此时禁止切换通道。
23:22	SOC_WIDTH	R/W	1	ADC_SOC 信号宽度（持续时间）： 0: 1.5 个 ADCCLK 周期 1: 2.5 个 ADCCLK 周期 2: 3.5 个 ADCCLK 周期 3: 4.5 个 ADCCLK 周期
21:17	STABLE_TIME	R/W	0	ADC 稳定化时间配置： ADC 稳定化时间 = (STABLE_TIME + 32)个 ADCCLK 周期 ，其范围是 32~63。
16	RSV	-	-	保留
15:0	PCLK_DIV	R/W	0x5	PCLK 的分频系数设置： 实际生效的分频系数是(PCLK_DIV + 1)，其范围是 1~65536。 注意：若 fPCLK = 96 MHz，则实际分频系数应该大于或等于 6，即应该设置 PCLK_DIV ≥ 5。

17.3.4 多次平均设置寄存器/ADC_CHAVGCFG

偏移：0x0C，复位值：0x00000000

位	名称	属性	复位值	描述
31:24	RSV	-	-	保留
23:21	CH7_AVG_SEL	R/W	0	通道 7 转换次数设置 (参考通道 0 转换次数设置)
20:18	CH6_AVG_SEL	R/W	0	通道 6 转换次数设置 (参考通道 0 转换次数设置)
17:15	CH5_AVG_SEL	R/W	0	通道 5 转换次数设置 (参考通道 0 转换次数设置)
14:12	RSV	-	-	保留
11:9	CH3_AVG_SEL	R/W	0	通道 3 转换次数设置 (参考通道 0 转换次数设置)
8:6	CH2_AVG_SEL	R/W	0	通道 2 转换次数设置 (参考通道 0 转换次数设置)
5:3	CH1_AVG_SEL	R/W	0	通道 1 转换次数设置 (参考通道 0 转换次数设置)

位	名称	属性	复位值	描述
2:0	CH0_AVG_SEL	R/W	0	通道 0 转换次数设置： 0: 1 次转换 1: 2 次转换，结果取平均值 2: 4 次转换，结果取平均值 3: 8 次转换，结果取平均值 4: 16 次转换，结果取平均值 5: 32 次转换，结果取平均值 6: 64 次转换，结果取平均值 7: 128 次转换，结果取平均值

17.3.5 常规序列通道设置寄存器/ADC_RGLCHCFG

偏移: 0x10, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:30	RSV	-	-	保留
29:27	RSV	-	-	保留
26:24	RGL LENG	R/W	0	常规序列中的通道转换位置数设置： 常规序列通道位置数为(RGL LENG + 1)。 常规序列最多包含 8 个通道转换的位置，即 RGL LENG 的范围是 0~7。
23:21	RGL_CH8_SEL	R/W	0	常规序列第 8 位转换通道选择 (参考第 1 位转换通道选择)
20:18	RGL_CH7_SEL	R/W	0	常规序列第 7 位转换通道选择 (参考第 1 位转换通道选择)
17:15	RGL_CH6_SEL	R/W	0	常规序列第 6 位转换通道选择 (参考第 1 位转换通道选择)
14:12	RGL_CH5_SEL	R/W	0	常规序列第 5 位转换通道选择 (参考第 1 位转换通道选择)
11:9	RGL_CH4_SEL	R/W	0	常规序列第 4 位转换通道选择 (参考第 1 位转换通道选择)
8:6	RGL_CH3_SEL	R/W	0	常规序列第 3 位转换通道选择 (参考第 1 位转换通道选择)
5:3	RGL_CH2_SEL	R/W	0	常规序列第 2 位转换通道选择 (参考第 1 位转换通道选择)
2:0	RGL_CH1_SEL	R/W	0	常规序列第 1 位转换通道选择： 0: 外部通道 0 1: 外部通道 1 2: 外部通道 2 3: 外部通道 3 5: 外部通道 5 6: 外部通道 6 7: 外部通道 7

17.3.6 通道 0 数据寄存器/ADC_CHDAT0

偏移: 0x14, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	DATA_VALID	R	0	数据有效信号： 在获取有效数据后，此信号激活。当 ADC_EN = 0 时，或在软件读取此寄存器 后，由硬件清除。 0：数据无效 1：数据有效
15:12	RSV	-	-	保留
11:0	CH0_DATA	R	0	通道 0 数据： 若 DAT_R_CLR = 1，则会在软件读取此寄 存器后，由硬件清除。

17.3.7 通道 1 数据寄存器/ADC_CHDAT1

偏移：0x18，复位值：0x00000000

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	DATA_VALID	R	0	数据有效信号： 在获取有效数据后，此信号激活。当 ADC_EN = 0 时，或在软件读取此寄存器 后，由硬件清除。 0：数据无效 1：数据有效
15:12	RSV	-	-	保留
11:0	CH1_DATA	R	0	通道 1 数据： 若 DAT_R_CLR = 1，则会在软件读取此寄 存器后，由硬件清除。

17.3.8 通道 2 数据寄存器/ADC_CHDAT2

偏移：0x1C，复位值：0x00000000

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	DATA_VALID	R	0	数据有效信号： 在获取有效数据后，此信号激活。当 ADC_EN = 0 时，或在软件读取此寄存器 后，由硬件清除。 0：数据无效 1：数据有效
15:12	RSV	-	-	保留
11:0	CH2_DATA	R	0	通道 2 数据： 若 DAT_R_CLR = 1，则会在软件读取此寄 存器后，由硬件清除。

17.3.9 通道 3 数据寄存器/ADC_CHDAT3

偏移: 0x20, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	DATA_VALID	R	0	数据有效信号: 在获取有效数据后, 此信号激活。当 ADC_EN = 0 时, 或在软件读取此寄存器 后, 由硬件清除。 0: 数据无效 1: 数据有效
15:12	RSV	-	-	保留
11:0	CH3_DATA	R	0	通道 3 数据: 若 DAT_R_CLR = 1, 则会在软件读取此寄 存器后, 由硬件清除。

17.3.10 通道 5 数据寄存器/ADC_CHDAT5

偏移: 0x28, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	DATA_VALID	R	0	数据有效信号: 在获取有效数据后, 此信号激活。当 ADC_EN = 0 时, 或在软件读取此寄存器 后, 由硬件清除。 0: 数据无效 1: 数据有效
15:12	RSV	-	-	保留
11:0	CH5_DATA	R	0	通道 5 数据: 若 DAT_R_CLR = 1, 则会在软件读取此寄 存器后, 由硬件清除。

17.3.11 通道 6 数据寄存器/ADC_CHDAT6

偏移: 0x2C, 复位值: 0x00000000

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	DATA_VALID	R	0	数据有效信号: 在获取有效数据后, 此信号激活。当 ADC_EN = 0 时, 或在软件读取此寄存器 后, 由硬件清除。 0: 数据无效 1: 数据有效

位	名称	属性	复位值	描述
15:12	RSV	-	-	保留
11:0	CH6_DATA	R	0	通道 6 数据： 若 DAT_R_CLR = 1，则会在软件读取此寄存器后，由硬件清除。

17.3.12 通道 7 数据寄存器/ADC_CHDAT7

偏移：0x30，复位值：0x00000000

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	DATA_VALID	R	0	数据有效信号： 在获取有效数据后，此信号激活。当 ADC_EN = 0 时，或在软件读取此寄存器后，由硬件清除。 0：数据无效 1：数据有效
15:12	RSV	-	-	保留
11:0	CH7_DATA	R	0	通道 7 数据： 若 DAT_R_CLR = 1，则会在软件读取此寄存器后，由硬件清除。

17.3.13 通道数据影子寄存器/ADC_SHADDAT

偏移：0x34，复位值：0x00000000

位	名称	属性	复位值	描述
31:15	RSV	-	-	保留
14:12	LAST_CH_NUM	R	0	ADC 最近转换的通道编号
11:0	CH_DATA	R	0	ADC 最近转换的结果

17.3.14 接收器 FIFO 数据寄存器/ADC_FIFOOUT

偏移：0x38，复位值：0x00000000

位	名称	属性	复位值	描述
31:15	RSV	-	-	保留
14:12	FIFO_CH_NUM	R	0	RXFIFO 通道编号
11:0	FIFO_DATA	R	0	RXFIFO 模数转换数据

17.3.15 看门狗使能寄存器/ADC_WDGEN

偏移：0x3C，复位值：0x00000000

位	名称	属性	复位值	描述
31:8	RSV	-	-	保留

位	名称	属性	复位值	描述
7	WDG_EN_7	R/W	0	通道 7 看门狗使能（参考通道 0）
6	WDG_EN_6	R/W	0	通道 6 看门狗使能（参考通道 0）
5	WDG_EN_5	R/W	0	通道 5 看门狗使能（参考通道 0）
4	RSV	-	-	保留
3	WDG_EN_3	R/W	0	通道 3 看门狗使能（参考通道 0）
2	WDG_EN_2	R/W	0	通道 2 看门狗使能（参考通道 0）
1	WDG_EN_1	R/W	0	通道 1 看门狗使能（参考通道 0）
0	WDG_EN_0	R/W	0	通道 0 看门狗使能： 0：关闭看门狗功能 1：开启看门狗功能

17.3.16 看门狗比较条件寄存器/ADC_WDGCND

偏移：0x40，复位值：0x0FFF0000

位	名称	属性	复位值	描述
31	CONDITION	R/W	0	看门狗事件触发条件选择： 0：转换数据原码超出阈值范围，即转换数据原码 > H_THRESHOLD 或转换数据原码 < L_THRESHOLD 时，看门狗报警 1：转换数据原码在阈值范围内，即 $L_THRESHOLD \leq \text{转换数据原码} \leq H_THRESHOLD$ 时，看门狗报警
30:28	RSV	-	-	保留
27:16	H_THRESHOLD	R/W	0xFFFF	看门狗阈值上限
15:12	RSV	-	-	保留
11:0	L_THRESHOLD	R/W	0	看门狗阈值下限

17.3.17 当前状态寄存器/ADC_STAT

偏移：0x44，复位值：0x02000000

位	名称	属性	复位值	描述
31:28	RSV	-	-	保留

位	名称	属性	复位值	描述
27	WDG_CMPLT	R/W1C	0	看门狗比较通道数据完成标志，写 1 清 0。 当看门狗完成一个通道数据的比较后，标志会置 1。当标志为 1 时，可以改变看门狗的比较条件，新的比较条件用于下一个通道数据的比较。写看门狗比较条件寄存器（WDGCOND）后，此标志也会清 0。在 ADC 运行过程中，当此标志为 0 时，请勿改变看门狗的比较条件，以免比较结果出错。 0：看门狗比较通道数据未完成 1：看门狗比较通道数据完成
26	FIFO_FULL	R	0	RXFIFO 满标志： 0：RXFIFO 中不足 8 条数据 1：RXFIFO 中有 8 条数据
25	FIFO_EMPTY	R	1	RXFIFO 空标志： 0：RXFIFO 中有数据 1：RXFIFO 中没有数据
24:20	RSV	-	-	保留
19:16	RGL_NUM	R	0	常规序列中正在转换的位置编号： 1~8 表示正在转换常规序列中第几位通道，0 表示当前没有转换常规序列。
15:14	--	R	0	保留
13:11	CH_NUM	R	0	正在转换的通道编号： 有效范围：0~7，空闲时显示常规序列第 1 个位置的通道编号（由 RGL_CH1_SEL 设置）
10:4	CONV_CNT	R	0	当前转换位置已完成的转换次数： 由于每个通道都可以独立设置转换次数，此寄存器值的有效范围是不大于（CHn_AVG_SEL 的选定值 - 1）
3	RSV	-	-	保留
2	RGL_CMPLT	R	0	常规序列转换完成脉冲信号，仅持续 1 个 ADCCLK 周期（不建议使用）
1	CH_CMPLT	R	0	通道转换完成脉冲信号，仅持续 1 个 ADCCLK 周期（不建议使用）
0	IDLE_STATE	R	0	空闲状态标志： 当此标志为 1 时，ADC 能响应常规序列的触发信号。 ADC 复位后，首先进入稳定化状态，过了 32 个 ADC 时钟周期后才进入空闲状态。

17.3.18 中断状态/清除寄存器/ADC_INTSTAT

偏移：0x48，复位值：0x00000000

位	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4	WDG_CH	R/W1C	0	通道数据看门狗报警中断标志，写 1 清 0。如果最近一次转换的通道开启了看门狗功能，而且其转换结果满足看门狗报警条件，将触发中断。
3	FIFO_OVF	R/W1C	0	RXFIFO 溢出中断标志，写 1 清 0
2:1	RSV	-	-	保留
0	EORC	R/W1C	0	常规序列转换结束中断标志，写 1 清 0

17.3.19 中断使能寄存器/ADC_INTEN

偏移：0x4C，复位值：0x00000000

位	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4	WDG_CH_EN	R/W	0	通道数据看门狗报警中断使能
3	FIFO_OVF_EN	R/W	0	RXFIFO 溢出中断使能
2:1	RSV	-	-	保留
0	EORC_EN	R/W	0	常规序列转换结束中断使能

17.3.20 生效中断状态影子寄存器/ADC_MINTSTAT

偏移：0x50，复位值：0x00000000

位	名称	属性	复位值	描述
31:5	RSV	-	-	保留
4	WDG_CH_M	R	0	使能的通道数据看门狗报警中断标志
3	FIFO_OVF_M	R	0	使能的 RXFIFO 溢出中断标志
2:1	RSV	-	-	保留
0	EORC_M	R	0	使能的常规序列转换结束中断标志

17.4 功能描述

17.4.1 采样控制器有限状态机




图 17-1: 采样控制器有限状态机图

只要发生禁用 ADC 控制器或 ADC 掉电或停止 ADC，状态机都会跳转到稳定化状态。在稳定化状态下，常规启动信号和触发信号将被记录下来，经过至少 32 个 ADCCLK 周期后将自动开始常规序列转换，然后信号记录将消除。如果在等待稳定的过程中写入寄存器来停止 ADC，那么信号记录也会消除。

只有处于空闲状态，ADC 控制器才能启动常规序列转换。如果是常规序列单次，那么当常规序列转换结束后，ADC 控制器会回到空闲状态。

17.4.2 常规序列单次扫描模式

在单次扫描模式下，当常规序列转换触发以后，常规序列只转换一轮，然后回到空闲状态。

17.5 使用流程

17.5.1 单次扫描模式

1. 将相应 ADC 通道的 IO 配置为模拟接口。
2. 在系统配置寄存器中使能 ADC 时钟。
3. 配置 ADC_ANCTRL 的 BUFFER_EN 为 0，断开 ADC 与单位增益电压缓冲器的连接。
4. 配置 ADC_DGCTRL 的 RGL_MODE 为 1，设置单次扫描模式。

5. 配置 ADC_DGCTRL 的 RGL_TRIG_SEL，设置常规序列转换触发信号源。
6. 配置 ADC_TCRL 的 RGL_TRIG_EDG，设置触发信号的边沿类型。
7. 配置 ADC_CLKCTRL，设置通道切换时间、ADC_SOC 信号宽度、ADC 稳定化时间和 PCLK 的分频系数。若要设置 1MSPS，分频系数设置为 6，即 ADC_CLKCTRL 的 PCLK_DIV 为 5。
8. 配置 ADC_CHAVGCFG，设置转换通道的转换次数。
9. 配置 ADC_RGLCHCFG 的 RGL_CHx_SEL，设置常规序列在每一位置中的转换通道，例如位置 1 为转换通道 0，位置 2 为转换通道 1...位置 8 为转换通道 7。可以每一位置或部分位置中为相同的转换通道。
10. 配置 ADC_RGLCHCFG 的 RGL LENG，设置启动转换后，常规序列中的通道转换位置数。
11. 配置 ADC_DGCTRL 的 ADC_EN，使能 ADC 控制器。
12. 配置 ADC_ANCTRL 的 POWER_ON 为 1，ADC 上电。
13. 若 ADC_DGCTRL 的 RGL_TRIG_SEL 中设置了不选择触发信号源，则通过 ADC_ANCTRL 的 RGL_START 置 1 启动常规序列转换（注意：开启 ADC 电源后应该立刻启动 ADC 转换）。
14. 转换完成后，可通过读取 ADC_CHDAT0~7 获取转换结果。

注意事项：

- 开启 ADC 电源后需要立即启动 ADC 转换。
- 若要循环进行 ADC 转换，则需要读取 ADC_STAT 的 IDLE_STATE 为 1 时，即 ADC 处于空闲状态，将 ADC_ANCTRL 的 POWER_ON 置 0，ADC 掉电。下一次采样前再配置 ADC_ANCTRL 的 POWER_ON 为 1，ADC 上电，再次将 ADC_ANCTRL 的 RGL_START 置 1 启动常规序列转换。

17.5.2 ADC 使用 DMA 传输

1. 将相应 ADC 通道的 IO 配置为模拟接口。
2. 在系统配置寄存器中使能 ADC 时钟。
3. 配置 ADC_ANCTRL 的 BUFFER_EN 为 0，断开 ADC 与单位增益电压缓冲器的连接。
4. 配置 ADC_DGCTRL 的 RGL_MODE 为 1，设置单次扫描模式。
5. 配置 ADC_DGCTRL 的 RGL_TRIG_SEL，设置常规序列转换触发信号源。
6. 配置 ADC_TCRL 的 RGL_TRIG_EDG，设置触发信号的边沿类型。
7. 配置 ADC_DGCTRL 的 DMA_MOD，设置 DMA 接收模式为模式 1/模式 2。
8. 配置 ADC_CLKCTRL，设置通道切换时间、ADC_SOC 信号宽度、ADC 稳定化时间和 PCLK 的分频系数。若要设置 1MSPS，分频系数设置为 6，即 ADC_CLKCTRL 的 PCLK_DIV 为 5。
9. 配置 ADC_CHAVGCFG，设置转换通道的转换次数。
10. 配置 ADC_RGLCHCFG 的 RGL_CHx_SEL，设置常规序列在每一位置中的转换通道，例如位置 1 为转换通道 0，位置 2 为转换通道 1...位置 8 为转换通道 7。可以每一位置或部分位置中为

相同的转换通道。

11. 配置 ADC_RGLCHCFG 的 RGL_LENG，设置启动转换后，常规序列中的通道转换位置数。
12. 配置 ADC_DGCTRL 的 ADC_EN，使能 ADC 控制器。
13. 完成 DMA 相关配置。
14. 配置 ADC_ANCTRL 的 POWER_ON 为 1，ADC 上电。
15. 若 ADC_DGCTRL 的 RGL_TRIG_SEL 中设置了不选择触发信号源，则先开启 DMA 传输，再通过 ADC_ANCTRL 的 RGL_START 置 1 启动常规序列转换；在通道转换完成后，DMA 将转换数据传输到指定的内存空间。
16. 转换完成后，可通过读取 ADC_CHDAT0~7 获取转换结果。

注意事项：

- 开启 ADC 电源后需要立即启动 ADC 转换。
- 若要循环进行 ADC 转换，则需要读取 ADC_STAT 的 IDLE_STATE 为 1 时，即 ADC 处于空闲状态，将 ADC_ANCTRL 的 POWER_ON 置 0，ADC 掉电。下一次采样前再配置 ADC_ANCTRL 的 POWER_ON 为 1，ADC 上电，再次将 ADC_ANCTRL 的 RGL_START 置 1 启动常规序列转换。

17.5.3 模拟看门狗

1. 将相应 ADC 通道的 IO 配置为模拟接口。
2. 在系统配置寄存器中使能 ADC 时钟。
3. 配置 ADC_ANCTRL 的 BUFFER_EN 为 0，断开 ADC 与单位增益电压缓冲器的连接。
4. 配置 ADC_DGCTRL 的 RGL_MODE 为 1，设置单次扫描模式。
5. 配置 ADC_DGCTRL 的 RGL_TRIG_SEL，设置常规序列转换触发信号源。
6. 配置 ADC_TCRL 的 RGL_TRIG_EDG，设置触发信号的边沿类型。
7. 配置 ADC_CLKCTRL，设置通道切换时间、ADC_SOC 信号宽度、ADC 稳定化时间和 PCLK 的分频系数。若要设置 1MSPS，分频系数设置为 6，即 ADC_CLKCTRL 的 PCLK_DIV 为 5。
8. 配置 ADC_CHAVGCFG，设置转换通道的转换次数。
9. 配置 ADC_RGLCHCFG 的 RGL_CHx_SEL，设置常规序列在每一位置中的转换通道，例如位置 1 为转换通道 0，位置 2 为转换通道 1...位置 8 为转换通道 7。可以每一位置或部分位置中为相同的转换通道。
10. 配置 ADC_RGLCHCFG 的 RGL_LENG，设置启动转换后，常规序列中的通道转换位置数。
11. 配置 ADC_WDGCOND 的 H_THRESHOLD 和 ADC_WDGCOND 的 L_THRESHOLD，设置看门狗阈值的上限和下限。
12. 配置 ADC_WDGCOND 的 CONDITION，设置看门狗事件触发条件。
13. 配置 ADC_WDGEN，开启/关闭通道 x 的看门狗功能。

14. 配置 ADC_DGCTRL 的 ADC_EN，使能 ADC 控制器。
15. 配置 ADC_INTEN 的 WDG_CH_EN，使能通道数据看门狗报警中断。
16. 配置 ADC_ANCTRL 的 POWER_ON 为 1，ADC 上电。
17. 若 ADC_DGCTRL 的 RGL_TRIG_SEL 中设置了不选择触发信号源，则通过 ADC_ANCTRL 的 RGL_START 置 1 启动常规序列转换。
18. 若看门狗事件触发条件为转换数据原码超出阈值范围，转换完成后转换数据原码大于上限或小于下限，则触发通道数据看门狗报警中断。

注意事项：

- 开启 ADC 电源后需要立即启动 ADC 转换。
- 若要循环进行 ADC 转换，则需要读取 ADC_STAT 的 IDLE_STATE 为 1 时，即 ADC 处于空闲状态，将 ADC_ANCTRL 的 POWER_ON 置 0，ADC 掉电。下一次采样前再配置 ADC_ANCTRL 的 POWER_ON 为 1，ADC 上电，再次将 ADC_ANCTRL 的 RGL_START 置 1 启动常规序列转换。

18 SysTick

18.1 概述

OS 要想支持多任务，就需要周期执行上下文切换，这样就需要有定时器之类的硬件资源打断程序执行。当定时器中断产生时，处理器就会在异常处理中进行 OS 任务调度，同时还会进行 OS 维护的工作。Cortex-M0+处理器中有一个称为 SysTick 的简单定时器，用于产生周期性的中断请求。

SysTick 为 24 位的定时器，并且向下计数。定时器的计数减到 0 后，就会重新装载一个可编程的数值，并且同时产生 SysTick 异常（异常编号为 15），该异常事件会引起 SysTick 异常处理的执行，这个过程是 OS 的一部分。

对于不需要 OS 的系统，SysTick 定时器也可以用作其他用途，比如定时、计时或者为需要周期执行的任务提供中断源。SysTick 异常的产生是可控的，如果异常被禁止，仍然可以用轮询的方法使用 SysTick 定时器，比如检查当前的计数值或者轮询溢出标志。

18.2 寄存器描述

寄存器基地址：0xE000E010

表 18-1: SysTick 寄存器列表

偏移地址	名称	描述
0x00	SYS_CSR (SysTick_CTRL)	SysTick 控制和状态寄存器
0x04	SYS_RVR (SysTick_LOAD)	SysTick 重载值寄存器
0x08	SYS_CVR (SysTick_VAL)	SysTick 当前值寄存器

18.2.1 控制和状态寄存器/SYS_CSR

偏移：0x00，复位值：0x00000004

位	名称	属性	复位值	描述
31:17	RSV	-	-	保留
16	COUNTFLAG	R	0x0	Systick定时器溢出标志： 1: Systick定时器发生下溢出。 0: Systick定时器未发生溢出。 读该寄存器，可清除 COUNTFLAG 标志
15:3	RSV	-	-	保留
2	CLKSOURCE	R/W	0x1	SysTick时钟源选择： 1: HCLK 0: 外部参考时钟

位	名称	属性	复位值	描述
1	TICKINT	R/W	0x0	SysTick中断使能： 1：使能中断 0：禁止中断
0	ENABLE	R/W	0x0	SysTick定时器使能： 1：使能SysTick 0：禁止SysTick

18.2.2 重载值寄存器/SYS_RVR

偏移：0x04，复位值：0x00FFFFFF

位	名称	属性	复位值	描述
31:24	RSV	-	-	保留
23:0	RELOAD	R/W	0xFFFFFFFF	SysTick 定时器重载值

18.2.3 当前值寄存器/SYS_CVR

偏移：0x08，复位值：0x00FFFFFF

位	名称	属性	复位值	描述
31:24	RSV	-	-	保留
23:0	CURRENT	R/W	0xFFFFFFFF	读该寄存器，获取 SysTick 定时器的当前计数值： 写任意值到该寄存器，清零该寄存器及 COUNTFLAG。

18.3 使用流程

由于 SysTick 定时器的重载值和当前值在复位时都是未定义的，为了防止产生异常结果，对 SysTick 的配置需要遵循一定的流程：

- 配置 SysTick->CTRL. ENABLE 为 0，禁止 SysTick。
- 配置 SysTick->CTRL. CLKSOURCE，选择 SysTick 的时钟源。
- 配置 SysTick->LOAD，选择 SysTick 的溢出周期（如不写入值，则 SysTick 重载值寄存器 SYS_RVR 默认值为 0xFFFFFFFF）。
- 向 SysTick->VAL 写入任意值，清零 SysTick->VAL 及 SysTick->CTRL。
- 配置 SysTick->CTRL. TICKINT 为 1，使能 SysTick 中断。
- 配置 SysTick->CTRL. ENABLE 为 1，使能 SysTick。
- 查询等待定时器溢出标志 COUNTFLAG 到来之后关闭和清空计数器，或者在中断服务程序中读取 SysTick->CTRL 以清除溢出标志。

19 Cache

19.1 概述

Cache 处于 EFLASH 和 Cortex-M0 之间，实现对 EFLASH 中存储的指令进行预取指，用于提高 EFLASH 取指速度，提升系统性能。

此 Cache 在系统中的位置如下图所示：




图 19-1: Cache 在系统中的位置图

19.2 主要特点

- Data Space 为 2K 字节大小
- Data SRAM 在 Cache 未使能时可以当系统 SRAM 用，支持 word、half word 和 byte 读写

19.3 寄存器描述

寄存器基地址：0x20002C00

表 19-1: Cache 寄存器列表

偏移地址	名称	描述
0x000	CACHE_CACR	Cache 控制寄存器

19.3.1 控制寄存器/CACHE_CACR

偏移：0x00，复位值：0x00000000

位	名称	属性	复位值	描述
31:2	RSV	-	-	保留

位	名称	属性	复位值	描述
1	CACHE_CLR	W	0x0	写 1 清除 Cache 中所有缓存的内容, 每次 Cache 使能时, 均需要向此位写 1。 1: 清除 Cache 中的所有缓存数据 0: 不清除 Cache 中缓存的数据
0	CACHE_EN	R/W	0x0	Cache 使能位: CACHEEN = 0, Cache 禁止 CACHEEN = 1, Cache 使能

19.4 使用流程

1. 使能 Cache 时, 需要向 CACHE_EN 和 CACHE_CLR 位写 1。
2. 在 CACHE_EN 不为 1, 即 Cache 未使能时, Cache Data Space 可以作为系统 SRAM 使用。
在 CACHE_EN 为 1 后, 读写 Cache Data Space 将发生数据错误。

20 版本维护

版本	日期	描述
V1.0	2021.11.5	初始版
V1.1	2022.06.07	增加 ADC 相关内容； 修订管脚描述； 修订复位源描述； 修订第 6、7、9、10、11、12、14、16、17 章节内容和格式； 增加掉电检测描述； 优化 WDT 软件配置流程； 更新 DeepSleep 模式工作电流值； 新增 QFN32 相关封装信息； 更新 PD5, PD6 中复用的引脚信号； 调整电气参数章节结构； 更新低功耗模式返回时间。
V1.2	2023.04.20	更新GPIO数最大为28个； 更新QFN20封装尺寸图； 修订 IO 特性表格中 Rpup 和 Rpdn 的描述； 更新 SPI 中断标志寄存器 SPIIF 章节中 bit10 和 bit9 改为保留； 更新 GPIO 章节中备注去掉"PE"端口描述； 删除 PC5 中 SWDIO 和 PC4 中 SCLK 的描述； 更新外部复位端口选择寄存器章节的 bit0 的描述。
V1.3	2023.11.13	更新“I2C0/1”章节特性描述； 更新“DMA”章节中特性描述、通道控制信息寄存器及 DMA 外设请求寄存器描述； 新增 EFC 章节； 删除引脚描述，电气参数及封装尺寸章节。
V1.3.1	2023.12.01	删除“HEX 文件的控制”章节； 删除“EFC_ENC_STATUS”寄存器相关描述； 更新“FLASH 安全控制”章节。